Architecture x86 et système d'exploitation

Google

Description

• mémoire - matière potentielle : volatile
• mémoire - matière potentielle : adressable
• mémoire - matière potentielle : indépendante
• mémoire - matière potentielle : permanente
• mémoire

Architecture x86 et système d'exploitation

• mécanismes de protection de la mémoire
• micro-architecture
• sortie ¶
• instructions
• instruction
• processeur
• registres
• registre
• adresse
• adresses
• architecture
• architectures
• mémoire
• mémoires

Sujets

• Volatile
• Permanente
• Mémoire
• Instruction
• Architecture
• Processeur
• Protection
• Registre
• Adresse

Informations

• Publié par: phuen0
• Nombre de lectures: 35
• Langue: Français
• Poids de l'ouvrage: 8 Mo

Extrait

Architecture x86 et système d’exploitationOutils
• NASM (netwide assembler)
• http://www.nasm.us
• QEMU (open source processor emulator)
• linux: http://www.qemu.org
• windows: http://www.h7.dion.ne.jp/~qemu-win/
• mac: use macports
• GCC (GNU compiler collection)
• linux: http://gcc.gnu.org
• windows mingw: http://www.mingw.org
• mac: use macports (i386-elf-gcc)
2x86 / IA-32Définitions préalables
• Un registre est une « case» mémoire.
• Une architecture externe de processeur définit un ensemble de registres mis à
disposition du programmeur, les registres architecturaux. D’autres registres
peuvent exister, définit dans la microarchitecture du processeur.
• Un jeu d’instructions est l’ensemble des opérations qu’un processeur «
comprend » et peut exécuter. Une instruction est formalisée par un code
d’opération, ou opcode. Il existe deux types de jeu d’instructions: complexe
(CISC) ou réduit (RISC).
• Un ordinateur à jeu d’instructions complexe, ou Complex Instruction Set
Computer (CISC) est une machine dont le processeur comprend de très
nombreuses instructions et des modes d’adressages complexes. Par
opposition, l’architecture RISC, Reduced Instruction Set Computer, limite le
jeu d’instructions, augmentant de fait la rapidité des cycles de décodage et
d'exécution des instructions par le processeur.
•Définitions préalables
• Un bus est une ligne de communication, un ensemble de fils électriques liant
deux ou plusieurs circuits entre eux.
• Le bus de données permet le transfert des données, en lecture (les données
sont transmises au processeur) et en écriture (les données sont dirigées vers
un périphérique).
• Le bus d’adresse indique quel périphérique est sélectionné pour une
communication. Emplacements (« case ») mémoire et périphériques sont
désignés par une adresse ou une plage d’adresses.
• Le bus de contrôle (ou bus de commande) assure le transport des reqûetes
liées aux ordres de lecture et d’écriture de la mémoire.Définitions préalables
• La MMU, Memory Management Unit ou « unité de gestion mémoire » est le
composant chargé de gérer l’accès à la mémoire demandée par le
processeur. La MMU « virtualise » la mémoire et permet la protection de
plages d’adresses.
• Parmi ses fonctions:
• traduction d’adresses logiques en adresses linéaires par l’unité de
segmentation
• traduction d’adresses linéaires en adresses physiques par l’unité de
pagination
• Une adresse physique est représente une adresse dans la RAM
• !! L’IA-32 ne permet pas de manipuler directement de type d’adressesx86 / IA-32 : historique
• 1978: Intel 8086
• registres 16 bits, bus de données 16 bits, bus d’adresse 20 bits
• 1979: Intel 8088 (variante du 8086 moins chère)
• registres 16 bits, bus de données 8 bits, bus d’adresse 20 bits
• utilisé dans le premier IBM PC (1981)
• 1982: Intel 80286
• mode réel
• mode protégé
• multitâche
• 1985: Intel 80386
• apparition d’une MMU
• architecture 32 bitsx86 / IA-32 : historique
• Aujourd’hui: architecture 32 bits
• registres 32 bits
• bus d’adresses 32 bits
• 4 gigas de mémoire adressable
• architecture CISC à coeur RISC
• les instructions sont décomposés par le processeur en une suite
d’opérations élémentaires
• micro-architecture « pipelinée »
• unité de segmentation
• unité de pagination
• Ces machines ont pour modèle une architecture définie par John von
Neumann (1903-1957)Architecture von Neumann
• L’architecture von Neumann est un modèle pour ordinateur, où le programme
à exécuter est séparé du processeur et placé dans une mémoire
indépendante.
• 4 parties distinctes:
• La mémoire contient le programme
• mémoire volatile
• mémoire permanente
• L’unité arithmétique et logique (ALU, Arithmetical Logical Unit) effectue
les tâches arithmétiques.
• L’unité de contrôle et d’exécution récupère dans la mémoire les
instructions à exécuter et les exécute.
• Dispositifs d’entrée/sortieL’architecture IA-32
• L’IA-32 se caractérise par:
• différents types de registres architecturaux
• les registres généraux
• les registres de segment
• le registre d’état et de contrôle (eflags)
• le registre pointeur d’instruction (eip)
• différents modes d’opération
• mode « réel »
• mode « protégé »
• mode « system management »
• des mécanismes de protection de la mémoire
• les « rings »
• Ring 0 : kernel
• Ring 3 : user