Impact du claquage progressif de l'oxyde sur le fonctionnement des composants et circuits élémentaires MOS : caractérisation et modélisation, Impact of Oxide Soft BreakDown on MOS device and circuit operation : characterization and modeling

Louis Gerrer

Description

Sous la direction de Gerard Ghibaudo, Jalal Jomaah
Thèse soutenue le 12 juillet 2011: Grenoble
La progressivité du claquage des oxydes de grille d'épaisseurs inférieures à 20 nm permet d'envisager une prolongation de la durée de vie des circuits. Cet enjeu majeur de la fiabilité contemporaine requiert des modèles adaptés afin de contrôler la variabilité des paramètres induites par le claquage. Après avoir étudié l'impact d'une fuite de courant sur une couche chargée, nous avons mis au point un modèle bas niveau de simulation par éléments finis, capable de reproduire la dérive des paramètres mesurée sur des dispositifs du nœud 45 nm. Des lois empiriques de ces dérives ont été injectées dans un modèle compact du transistor dégradé, simplifié par nos observations originales de la dépolarisation du canal et de la répartition des courants. Finalement nous avons simulé l'impact du claquage sur le fonctionnement de circuits simples et estimés la dérive de leurs paramètres tels que l'augmentation de la consommation due au claquage.
-Transistor à effet de champ MOSFET
-Fiabilité de l'oxyde
-Quasi-claquage SBD
-Variabilité des paramètres
-Modélisation compact
-Simulation composants et circuits
Breakdown (BD) progressivity for oxides thicker than 20nm may allow circuit lifetime extension; for design purpose and reliability questions, it is now very important to include soft BD failure in compact models in order to predict circuit's parameters variability. After studying the impact of current leakage on a charged layer, we set up a low level simulation model, able to reproduce parameters deviation measured on MOSFET from the 45nm node. Empirical laws of parameter's variability due to this degradation have been used to build up a compact model of damaged device. Our observations have allowed several improvements of BD understanding and led to major simplifications in BD compact modelling. Our simulations of small circuits show a good agreement with published measures and allow an estimation of BD impact on circuits, such as circuit's parameters deviation and power consumption increase estimation.
-Field effect transistor MOSFET
-Oxide reliability
-Soft Breakdown
-Parameters variability
-Compact modeling
-Device and circuits simulations
Source: http://www.theses.fr/2011GRENT045/document

Informations

• Publié par: Thesee
• Nombre de lectures: 103
• Langue: Français
• Poids de l'ouvrage: 10 Mo

Extrait

THÈSE
Pour obtenir le grade de
DOCTEUR DE L’UNIVERSITÉ DE GRENOBLE
Spécialité : Micro et Nano Electronique
Arrêté ministériel : 7 août 2006



Présentée par
Louis GERRER


Thèse dirigée par Gérard GHIBAUDO et
codirigée par Jalal JOMAAH

préparée au sein de l’Institut de Microélectronique
d’Electromagnétisme et de Photonique, en collaboration avec
STMicroelectronics
dans l'École Doctorale Electronique Electrotechnique
Automatique et Traitement du signal



Impact du claquage progressif de
l'oxyde sur le fonctionnement des
composants et circuits MOS :
Caractérisation et modélisation




Thèse soutenue publiquement le 12 juillet 2011
devant le jury composé de :
Mr Ian O CONNOR
Professeur à l’école centrale de Lyon, Président
Mme Nathalie LABAT
Professeur à l’IMS, Rapporteur
Mr Christophe LALLEMENT
Professeur à l’INESS, Rapporteur
Mr David ROY
Reliability Team Leader at STMicroelectronics, Membre
Mr Gérard GHIBAUDO
Directeur de recherches à l’IMEP-LAHC, Membre
Mr Guillaume Ribes
Ingénieur STMicroelectronics, Membre invité

tel-00631364, version 1 - 12 Oct 2011



















































tel-00631364, version 1 - 12 Oct 2011





Remerciements :



Je commence par remercier Gérard Ghibaudo pour sa patience et sa disponibilité à
partager son expérience quasi-séculaire, puis l’équipe de STMicroelectronics qui m’a
aidé et formé à la fiabilité, parmi eux Guillaume Ribes et Mustapha Rafik pour le
temps qu’ils ont consacré à mes recherches.

Je veux remercier également mes parents qui du plus loin que je me souvienne
m’ont toujours soutenu du mieux possible à poursuivre mes études et à développer
ma curiosité et mes capacités ; mes collègues de bureau pour leur accompagnement
au quotidien, le partage de leurs expériences et de moments de détente.

Finalement un paragraphe de remerciement entier pour ma compagne Julie qui m’a
supporté dans tous les sens du terme pendant ces années de thèse.




























III
tel-00631364, version 1 - 12 Oct 2011
Préface :



La miniaturisation des dispositifs en vue de réduire leur consommation, d’augmenter
leur densité d’intégration et leur fréquence de fonctionnement s’accompagne d’un
grand nombre de défis technologiques à relever, d’autant plus que la miniaturisation
des dispositifs provoque une augmentation drastique de la variabilité de leurs
paramètres. Les exigences de fiabilité sont donc de plus en plus difficiles à
satisfaire ; de plus le maintien de la croissance exponentielle du secteur de la
microélectronique impose des temps de conception sans cesse réduits, et nécessite
donc des méthodes toujours plus efficaces et des modèles toujours plus
performants. Dans ce contexte l’apparition de la progressivité du claquage du
diélectrique, jusqu’alors considéré comme destructif et limitant la durée de vie des
circuits, a très vite suscité l’espoir de prolonger la durée de vie des applications en
utilisant cette plage de progressivité pendant laquelle les circuits continuent de
fonctionner. Le financement de nos travaux de thèse par le cluster européen
MEDEA+ (Micro-Electronics Developments for European Applications) via le projet
Honey (Highly Optimized Design Methods for Yield and Reliability) témoigne de
l’importance de cet enjeu.

Dans une première partie, nous introduirons le lecteur au contexte de la
microélectronique en soulignant son importance capitale dans notre société de
l’information. Le deuxième chapitre de cette introduction générale présentera le
transistor à effet de champ MOSFET, ses tendances d’évolution ainsi que les
principaux modèles utilisés dans l’industrie pour décrire son comportement.
Quelques circuits types de la logique complémentaires CMOS seront présentés
brièvement. Un troisième chapitre détaillera la fabrication, les propriétés et les limites
de l’élément critique de ces dispositifs : l’oxyde de grille qui fait l’objet de nos travaux.
Enfin nous mentionnerons le cadre dans lequel s’inscrit notre projet.

La deuxième partie de ce manuscrit porte sur la fiabilité de l’oxyde de grille, après
avoir décrit les enjeux de la fiabilité, nous détaillerons dans le deuxième chapitre les
mécanismes d’usure et de dégradation de l’oxyde de grille et leurs effets sur le
fonctionnement des dispositifs. Le troisième chapitre de cette partie se concentre sur
le claquage progressif du diélectrique qui constitue l’objet de nos travaux. Après
avoir exposé la phénoménologie de cette dégradation, nous présenterons les
différents aspects de sa modélisation avant de détailler les avantages et les
inconvénients des modèles existant pour le dispositif dégradé.

Dans une troisième partie nous présenterons nos travaux concernant l’impact du
claquage progressif sur les composants MOS en proposant plusieurs niveaux de
modélisation : après avoir étudié l’impact de la fuite localisée induite par cette usure
de l’oxyde sur une couche chargée nous verrons quels sont ses effets sur le
fonctionnement des dispositifs en concevant un modèle de bas niveau du chemin de
conduction formé à travers l’oxyde. En particulier nous introduirons la notion de
dépolarisation du canal, largement méconnue par les recherches menées jusqu’à
présent, permettant d’expliquer la déviation de la tension de seuil et l’impact de la
position du claquage dans le canal qui sera étudié en détail dans nos simulations par
la méthode de répartition des courants. Enfin un modèle complet de cette
I V
tel-00631364, version 1 - 12 Oct 2011
dégradation sera proposé pour la simulation par éléments finis. Le deuxième chapitre
de cette partie permettra de valider nos différents modèles par comparaison avec
nos mesures effectuées sur des transistors du nœud technologique 45nm, en
montrant qu’ils s’avèrent parfaitement capable de reproduire les différents impacts du
claquage sur le fonctionnement des transistors. Nos observations sur ces modèles
de bas niveau nous permettront de mieux comprendre la phénoménologie du
claquage progressif et déjà de proposer des simplifications pour la modélisation de
haut niveau de cette dégradation, tout en conservant des avantages fondamentaux
sur les modèles concurrents. Le troisième chapitre de cette partie est consacré à
l’exploitation de nos caractérisations de dispositifs dégradés, au regard de notre
compréhension de ce phénomène. La méthode d’étude de la position du claquage
sera étendue pour permettre le suivi de l’évolution de l’impact du claquage sur le
dispositif. En particulier les équations de répartition seront corrigées pour prendre en
compte la dépolarisation du canal. Des mesures complémentaires sur des dispositifs
de différentes géométries complèteront cette étude puis des lois empiriques
d’évolution des paramètres des dispositifs seront proposées. Finalement le
quatrième chapitre présentera le premier modèle compact du dispositif claqué
permettant de simuler à haut niveau les effets du claquage, y compris du point de
vue de leurs dispersions statistiques.

La quatrième partie de ce manuscrit est consacrée à l’étude de l’impact du claquage
sur le fonctionnement de quelques circuits élémentaires de la logique CMOS. Un
modèle analytique permet de décorréler les effets du claquage du dispositif sur le
circuit puis une méthode de simulation originale est utilisée pour reporter les effets
du claquage du niveau atomique jusqu’au niveau circuit, permettant, malgré ses
limites actuelles, d’obtenir de premiers résultats sur l’impact du claquage progressif
sur le fonctionnement des circuits. Enfin le dernier chapitre mettra &#