Evaluation des performances de benchmarks MPI sur des ...

9ième Atelier en Evaluation de Performances
Aussois, du 1 au 4 juin 2008
notre étude est la composition parallèle de deux
processus P et P , qui s’envoient alternativement0 1
un seul message à la fois :Evaluation des performances de
benchmarks MPI sur des ping_pong(P ,P ) =0 1
architectures multiprocesseur de 0 1 0 1
||type CC-DSM
1 0 1 0
Meriem Zidouni Dans une implémentation MPICH pour une archi-
tecture CC-DSM, les primitives send et receive uti-
Bull S.A.
lisent des tampons de messages et éventuellementPlatforms Hardware R&D
des verrous pour gérer l’exclusion d’accès aux tam-Architecture & Verification
pons, en tant que mécanisme de communication.Rue Jean Jaurès
Ces structures de communication résident dans la78340 Les Clayes Sous Bois, FRANCE
mémoire distribuée et leurs accès sont régis par leMeriem.Zidouni@bull.net
protocole de cohérence de caches qui assure l’in-
tégrité des données, et implique l’emplacement de
1. Introduction
leur valeur valide à un moment donné.
Comme le programme contient des processus quiDans le cadre de son offre de serveurs haut de
1 s’exécutent en parallèle et accèdent à des variablesgamme, Bull conçoit des multiprocesseurs à mé-
partagées, un accès d’un processus aura une la-moire distribuée partagée avec un protocole de co-
tence qui ne peut pas être déterminée statique-hérence de caches CC-DSM (Cache-Coherent Distri-
ment, puisqu’elle dépend de l’entrelacement desbuted Shared ...