BCI - TPSP - Électronique Numérique Intégrée

Sujets

• États du Venezuela
• D'une ombre à l'autre
• Transistor
• Circuit ouvert
• Opérateur (physique)
• Fonction de transfert

Informations

• Publié par: Idrui
• Nombre de lectures: 636
• Langue: Français
• Poids de l'ouvrage: 2 Mo

Extrait

BCI - TPSP - Électronique Numérique Intégrée Jean-Luc Danger Sylvain Guilley Philippe Matherat Yves Mathieu Lirida Naviner Alexis Polti Jean Provost 23 août 2006Résumé Polycopié des cours du module ENI (Électronique Numérique Intégrée) de Telecom Paris. Le polycopié est disponible au format PDF à l’adresse suivante : http ://www.comelec.enst.fr/tpsp/eni/poly/eni.pdf L’accès est libre depuis l’ENST ou Eurécom. Les corrigés des TD sont accessibles à l’adresse suivante : http ://www.comelec.enst.fr/tpsp/eni/poly_corr/ Pour les 1A : Cours 1A Intitulé L1 Traitement matériel de l’information (chapitre 1 page 19) LG2 Fonctions de base, bibliothèque (chapitre 2 page 33) LG3 Opérateurs arithmétiques (chapitre 3 page 47) TD1 Fonctions de base : applications (chapitre 9 page 141) TP1 Combinatoire dans CLP (chapitre 15 page 167) L4 Du Transistor à la logique complémentaire (chapitre 4 page 57) TD2 Analyse et synthèse de portes logiques (chapitre 11 page 147) L5 Performances de la logique complémentaire CMOS (chapitre 5 page 73) TD3 Temps de propagation, surface, bibliothèques (chapitre 12 page 151) TP2 Caractérisation électrique de portes (chapitre 16 page 175) LG6 Logique séquentielle synchrone, bascules (chapitre 6 page 85) TD4 Utilisation des bascules (chapitre 13 page 155) LG7 Machines à états finis (chapitre 7 page 99) TD5 Utilisation et synthèse des machines à états (chapitre 14 page 159) TP3 Machines à états dans CLP (chapitre 18 page 191) LG8 Processeurs (chapitre 8 page 117) LG9 Processeurs (2) (chapitre 8 page 117) TP4 Nano processeur dans CLP (chapitre 19 page 197) CC Contrôle de connaissances2 Pour les 2A : Journée Cours 2A Intitulé L1 Logique combinatoire et arithmétique (chapitres 1 page 19, 2 page 33 et 3 page 47)Journée 1 TD1 Fonctions de base : applications (chapitre 9 page 141) TP1 Combinatoire dans CLP (chapitre 15 page 167) L2 Logique CMOS et performances (chapitres 4 page 57 et 5 page 73) Journée 2 TD2 Analyse et synthèse de portes logiques (chapitre 11 page 147) et temps de propagation, surface, bibliothèques (chapitre 12 page 151) TP2 Caractérisation électrique du transistor MOS et d’opérateurs logiques CMOS (chapitre ?? page ??) L3 Logique séquentielle (chapitre 6 page 85) Journée 3 TD3 Utilisation des bascules (chapitre 13 page 155) TP3 TP bascules L4 Machines à états synchrones (chapitre 7 page 99) Journée 4 TD4 Utilisation et synthèse des machines à états (chapitre 14 page 159) TP4 Machines à états dans CLP (chapitre 18 page 191) L5/TD5 Architecture et conception d’un processeur (chapitre 8 page 117) Journée 5 TP5 Nano processeur dans CLP (chapitre 19 page 197)Table des matières Table des matières 3 Liste des tableaux 11 Table des figures 13 I Leçons 17 1 Traitement matériel de l’information 19 1.1 Du composant au systèmes numériques . . . . . . . . . . . . . . . . . . . . . . . . . 19 1.2 Signal et Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 1.2.1 Signal électrique et traitement de l’information . . . . . . . . . . . . . . . . 20 1.2.2 Codage analogique de l’information : l’exemple du signal sonore . . . . . . . 22 1.2.3 Codage numérique de l’information . . . . . . . . . . . . . . . . . . . . . . . 22 1.2.4 L’exemple du signal binaire . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 1.3 Le signal binaire représenté par une grandeur électrique . . . . . . . . . . . . . . . 25 1.3.1 Comment peut-on générer un signal électrique binaire? . . . . . . . . . . . 25 1.3.2nt peut-on extraire un symbole binaire d’un signal électrique? . . . 25 1.3.3 Comment peut-on créer un opérateur de traitement binaire? . . . . . . . . 27 1.4 La technologie micro-électronique . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 1.4.1 Quelles propriétés des matériaux peut-on exploiter pour créer des transistors? 28 1.4.2 sont les différentes étapes de la fabrication des circuits intégrés? . . 29 1.5 Les filières technico-économiques . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 1.5.1 La recherche d’un optimum de rendement dans l’utilisation de la technologie 29 1.5.2 Les circuits «universels» tels les microprocesseurs . . . . . . . . . . . . . . 30 1.5.3 Les circuits spécifiques à une application . . . . . . . . . . . . . . . . . . . . 30 1.5.4 Les circuits logiques programmables . . . . . . . . . . . . . . . . . . . . . . 31 1.5.5 Les systèmes intégrés sur puces . . . . . . . . . . . . . . . . . . . . . . . . . 31 1.6 Bibliographie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 2 Fonctions de base 33 2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 2.2 Variables et fonctions logiques, tables de vérité . . . . . . . . . . . . . . . . . . . . 33 2.3 Représentations des fonctions logiques . . . . . . . . . . . . . . . . . . . . . . . . . 34 2.3.1 Formes algébriques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 2.3.2 Forme disjonctive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 2.3.3 Forme conjonctive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 2.3.4 Équivalence entre la table de vérité et les formes canoniques . . . . . . . . . 35 2.3.5 Forme canonique disjonctive . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 2.3.6 Forme conjonctive . . . . . . . . . . . . . . . . . . . . . . . . . . 36 2.4 Description de méthodes de simplification . . . . . . . . . . . . . . . . . . . . . . . 36 2.4.1 Utilisation des propriétés de l’algèbre de Boole . . . . . . . . . . . . . . . . 37 2.4.2 Simplification à partir de la forme algébrique . . . . . . . . . . . . . . . . . 37 2.4.3 Méthode des tables de Karnaugh . . . . . . . . . . . . . . . . . . . . . . . . 38 34 TABLE DES MATIÈRES 2.4.4 Construction du tableau de Karnaugh . . . . . . . . . . . . . . . . . . . . . 38 2.4.5 Règles de simplification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 2.4.6 Fonctions non complètement définies . . . . . . . . . . . . . . . . . . . . . . 40 2.4.7 Pertinence de la méthode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 2.5 Représentation schématique des fonctions logiques . . . . . . . . . . . . . . . . . . 41 2.6 Quelques fonctions combinatoires importantes . . . . . . . . . . . . . . . . . . . . . 42 2.6.1 Fonctions d’aiguillage : multiplexeurs . . . . . . . . . . . . . . . . . . . . . . 42 2.6.2 Opérateurs de comparaison . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 2.7 Annexes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 2.7.1 Exercice de consolidation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 2.7.2 Bibliographie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46 3 Opérateurs arithmétiques 47 3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 3.2 Représentation (codage) des nombres . . . . . . . . . . . . . . . . . . . . . . . . . . 47 3.2.1 Représentation Simples de Position . . . . . . . . . . . . . . . . . . . . . . . 47 3.2.2 Conversions entre Bases . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 3.2.3 Représentation en Signe et Valeur Absolue . . . . . . . . . . . . . . . . . . 49 3.2.4 Représentation en Complément à 2 . . . . . . . . . . . . . . . . . . . . . . . 49 3.2.5 Autres Codes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50 3.3 Fonctions arithmétiques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 3.3.1 Additionneur . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 3.3.2 Soustracteur . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53 4 Du transistor à la logique CMOS 57 4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 4.1.1 Objectifs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 4.1.2 Présentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 4.2 Modèle en interrupteur . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 4.2.1 Modélisation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 4.2.2 Quelques montages simples . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 4.3 La logique complémentaire CMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . 60 4.3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60 4.3.2 Notion de complémentarité . . . . . . . . . . . . . . . . . . . . . . . . . . . 60 4.3.3 Porte complexe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 4.3.4 Exemple d’analyse d’une porte logique . . . . . . . . . . . . . . . . . . . . . 64 4.3.5ples de synthèse d’une porte logique . . . . . . . . . . . . . . . . . . . 65 4.4 Vitesse de traitement d’un circuit intégré numérique CMOS . . . . . . . . . . . . . 67 4.4.1 Notion de chemin critique . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67 4.4.2 Notion de temps de propagation . . . . . . . . . . . . . . . . . . . . . . . . 67 4.4.3 Modèle du temps de propagation d’une porte CMOS . . . . . . . . . . . . . 68 4.4.4 Temps de propagation dans un assemblage de portes logiques. . . . . . . . . 69 4.5 Rappels du modèle électrique . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70 4.5.1 Connexions et tensions appliquées . . . . . . . . . . . . . . . . . . . . . . . 70 4.5.2 Rappels du modèle électrique et des symboles . . . . . . . . . . . . . . . . . 70 4.6 Bibliographie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71 5 Performances de la logique complémentaire CMOS 73 5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 5.2 Coût de production d’un circuit intégré numérique CMOS . . . . . . . . . . . . . . 73 5.3 Estimation de la vitesse de la logique CMOS . . . . . .