Architectures multiprocesseurs pour applications de télécommunication basées sur les technologies d'intégration 3D, Multiprocessor architectures for telecommunications applications based on 3d integration technology

De
Publié par

Sous la direction de Ahmed amine Jerraya
Thèse soutenue le 11 juillet 2011: Grenoble
Les travaux de cette thèse s'intéressent aux problèmes de performance et de coût des architectures MPSoC à base de NoC, en tirant parti des possibilités offertes par les technologies d'intégration 3D. Plusieurs contributions originales sont proposées. Tout d'abord, une étude approfondie à propos des différentes granularités de partitionnement au sein des circuits 3D est réalisée. En se basant sur cette analyse, ce travail de thèse est orienté aux architectures 3D partitionnées au niveau des blocs macroscopiques. Ainsi, la contribution de l'intégration 3D est limitée aux interconnexions verticales inter-blocs. Afin d'améliorer les performances de ces interconnexions, une topologie hiérarchique de NoC est proposée pour diminuer la latence et augmenter le débit des communications au sein des architectures 3D partitionnées au niveau des macro-blocs. D'autre part, un modèle au niveau du système est présenté pour évaluer et comparer les coûts des différentes options technologiques de l'intégration 3D. Partant de cette évaluation, nous proposons une architecture multiprocesseur reconfigurable empilable pour les applications de télécommunication 4G, en tenant compte des problèmes de coût.
-Electronique numérique
-Exploration d’architectures
-Architectures distribuées
-Intégration 3D
-Télécommunications
This PhD research is intended to deal with cost and performance issues of NoC-based MPSoC architectures by taking advantage of the opportunities offered by 3D integration technologies. Several original contributions are proposed. First, a deep investigation of the different partitioning granularities within 3D circuits is performed. Based on this analysis, this PhD work is oriented to focus on core-level partitioned 3D architectures, and then to restrict the contribution of 3D stacking to the global inter-block vertical interconnections. To enhance the performance of global interconnect architectures, a hierarchical NoC topology is proposed to improve communication latency and throughput within core-partitioned 3D architectures. On the other hand, a system-level cost analysis model is presented to assess and compare several 3D integration technology options. Based on this evaluation, we propose a cost-aware stackable reconfigurable multiprocessor NoC-based architecture to address the requirement of 4G telecom applications.
-Digital electronics
-Exploration of architectures
-3D integration
-Telecommunications
Source: http://www.theses.fr/2011GRENT037/document
Publié le : samedi 29 octobre 2011
Lecture(s) : 95
Nombre de pages : 144
Voir plus Voir moins


THÈSE
Pour obtenir le grade de
DOCTEUR DE L’UNIVERSITÉ DE GRENOBLE
Spécialité : Micro et nano électronique
Arrêté ministériel : 7 août 2006



Présentée par
« Walid LAFI »


Thèse dirigée par « Ahmed JERRAYA » et
codirigée par « Didier LATTARD »

préparée au sein du Laboratoire CEA-LETI
dans l'École Doctorale Electronique, Electrotechnique,
Automatique et Traitement du Signal

Architectures multiprocesseurs
pour applications de
télécommunication basées sur les
technologies d'intégration 3D



Thèse soutenue publiquement le « 11 Juillet 2011 »,
devant le jury composé de :
Mme Lorena ANGHEL
Professeur à l’IP Grenoble, Présidente du jury
M. Ian O'CONNOR
Professeur à l’Ecole centrale Lyon, Rapporteur
M. Lionel TORRES
Professeur à l’Université de Montpellier 2, Rapporteur
M. Olivier SENTIEYS
Professeur à l’Université de Rennes 1, Membre
M. Ahmed JERRAYA
Directeur de recherche au CEA-LETI, Membre
M. Didier LATTARD
Ingénieur de recherche au CEA-LETI, Membre


tel-00623415, version 1 - 14 Sep 2011
tel-00623415, version 1 - 14 Sep 2011de
tous
n,
ts
du
Les
bres
tra
que
v
c
aux
mon
de
de
rec
ts
herc
Merci
he
Camil
exp
le,
osés
dans
dans
se-
la
renoble,
présen
M.
te
s
thèse
éc
de
Alexandre,
do
P
ctorat
cs,
se
3
son
vi,
t
citer.
déroulés
t
au
,
sein
idées.
du
et
Lab
rciemen
oratoires
et
d'In
v
tégration
jury
sur
professeur
Silicium
v
des
l
Arc
LISAN
hitectures
conseils,
Numériques
strac
LISAN
Didier,
du
v
Départemen
et
t
u
d'Arc
n
hitecture,
rés
Conception
v
et
Florian,
Logiciels
l
Em
j'ai
barqués
de
D
tique
A-
et
CLE
oratoire
du
v
CEA-Leti
et
à
toutes
Grenoble
écialemen
en
leurs
F
sincères
rance.
ma
Je
paren
tiens
G
à
our
remercier
fait
toutes
t
les
et
p
Sen
ersonnes
l'univ
qui
2.
on
u
t
remercier
con
s
tribué
lab
de
our
prè
constructifs,
s
les
ou
d
d
ons
e
tian,
loin
abi
à
rédéric,
l'a
Jean,
v
Romain,
ancemen
v
t
t
des
p
tra
c
v
et
aux
rencon
présen
t
tés
de
dans
:
le
F
présen
P
t
Eman
do
Riadh,
cumen
autres
t.
é
P
n'oublie
our
Marc
commencer,
onsable
j'adresse
départe-
mes
A
si
rançois
nc
du
ères
I
remerciemen
our
ts
ac-
à
lab
Monsieur
u
Didier
sympathie
Lat-
p
tard,
t,
ingénieur-c
à
herc
p
he
onibilités
ur
Enn,
au
m
CEA-Leti,
à
p
famille
our
ère,
son
mon
encadremen
deux
t,
i
sa
p
disp
m'a
onibilité,
oir
son
honneur
exp
présiden
ertise
de
et
,
sa
à
patience
Olivier
duran
tieys,
t
à
les
ersité
trois
Rennes
années
Je
de
o
tra
drai
v
aussi
ail.
tous
Je
e
tiens
mem
égalemen
du
t
oratoire
à
p
présen
les
ter
hanges
mes
les
vifs
et
remerciemen
momen
ts
de
à
i
Monsieur
ti
Ahm
:
e
Chris-
d
Denis,
Jerra
F
y
e
a,
F
direc
I
teur
an,
de
Jérôme,
pro-
ascal,
grammes
Sébastien
au
Y
CEA-Leti,
ain.
p
égalemen
our
a
son
x
suivi
ostdo
et
do
ses
tora
conseils
ts
p
stagiaires
ertinen
j'ai
ts
t
en
duran
tan
les
t
ans
que
tra
directeur
ail
de
Bilel,
thèse.
le,
Je
adoua,
remercie
Imen,
tous
alla
l
Pierre
e
ue
s
et
mem
et
bre
les
s
que
du
oubli
jury
de
a
Je
v
pas
ec
remercier
en
Bellevil
premier
resp
lieu
scien
les
du
rapp
men
orteurs
D
:
CLE,
M.
F
Ian
Bertrand,
O'connor,
hef
professeur
lab
à
L
l'Ecole
SAN
Cen
p
trale
m'a
de
oir
Ly
cueilli
on
le
;
oratoire
et
souten
M.
mes
Lionel
Ma
T
à
orres,
les
professeur
ersonnes
à
départemen
l'Univ
sp
ersité
t
de
Armelle
Mon
Caroline
tp
our
ellier
disp
2.
au
Mes
crétariat.
sincères
mes
remerciemen
re
ts
e
aussi
ts
à
toute
Mme
grande
Lorena
:
Anghel,
grand-p
professeur
mes
à
ts,
l'Institut
frère
P
mes
olytec
s÷urs.
hnique
de
Remerciemen
tel-00623415, version 1 - 14 Sep 2011ossible.
CIEMENTS
ii
CIEMENTS
être
Sans
lecture
l'aide
n'aurait
de
pas
toutes
p
ces
Bonne
p
!
ersonnes,
REMER
cette
thèse
REMER
tel-00623415, version 1 - 14 Sep 2011iii
eau
uer
Les
aluation,
tra
tercon-
v
3D
aux
diéren
de
applications
cette
An
th
NoC
èse
des
s'in
cs.
téressen
our
t
3D.
aux
ulti-
problèmes
compte
de
in
p
erformances
erformance
ologie
et
p
de
augmen
c
sein
o
niv
ût
mo
des
est
arc
comparer
hitectur
hnologiques
es
de
MPSoC
une
à
empilable
base
4G,
de
de
NoC,
v
en
cs
tiran
les
t
ces
parti
une
des
hique
p
prop
ossibilités
ur
oertes
latence
par
le
les
unications
tec
arc
hnologies
nées
d'in
des
tégration
part,
3D.
au
Plusieurs
syst
con

t
aluer
ri
coûts
bu
options
ti
l'in
ons
artan
originales
e
son
prop
t
hitecture
prop
cesseur
osées.
our
T
télécomm
out
tenan
d'ab
s
ord,
tercon-
une
nexions
étude
erticales
approfondie
ter-blo
à
.
prop
d'améliorer
os
p
des
de
diéren
in
tes
nexions,
gran
top
ularités
hiérarc
de
de
parti-
est
tionnemen
osée
t
o
au
dimin
sein
la
des
et
circuits
ter
3D
débit
est
comm
réalisée.
au
En
des
se
hitectures
basan
partition-
t
au
sur
eau
cette
macro-blo
analyse,
D'autre
ce
un
tra
dèle
v
niv
ail
du
de
ème
thèse
présen
est
p
orien
év

et
aux
les
arc
des
hitectures
tes
3D
tec
partitionnées
de
au
tégration
niv
P
eau
t
des
cett
blo
év
c
nous
s
osons
macroscopiques.
arc
Ainsi,
m
la
pro
con
recongurable
tributi
p
on
les
de
de
l'in
unication
tégration
en
3D
t
e
de
st
problèmes
limitée
coût.
aux
in
Résumé
tel-00623415, version 1 - 14 Sep 2011in
prop
other
This
in
PhD
v
rese
sev
arc
to
h
T
is
to
in
thin
tended
del
to
Based
deal
able
with
applications.
cost
v
and
p
p
a
erformance
prop
issues
latency
of
hi-
NoC-
el
based
to
MPSoC
tegration
arc
al-
hitectures
w
b
cessor
y
t
taking
the
adv
c
an
in
tage
enhance
of
of
the
arc
opp
hical
ortunities
ology
oered
to
b
comm
y
throughput
3D
3D
in
On
tegration
a
tec
analysis
hnol
presen
ogies.
and
Sev
3D
eral
hnology
original
this
con
w
tributions
a
are
stac
prop
m
osed.
arc
First,
the
a
4G
deep
iv
in
global
v
ter-blo
estigation
k
of
ertical
t
terconnections.
he
o
dieren
the
t
erformance
partitioning
global
gran
terconnect
ularities
hitectures,
within
hierarc
3D
NoC
circuits
p
is
is
p
osed
erformed.
impro
Based
e
on
unication
this
and
ana
wi
lysis,
core-partitioned
this
arc
PhD
tectures.
w
the
ork
hand,
is
system-lev
orien
cost
ted
mo
to
is
fo
ted
cus
assess
on
compare
core-lev
eral
el
in
partitioned
tec
3D
options.
arc
on
hitec
ev
tures,
uation,
and
e
then
ose
to
cost-a
restr
are
i
k
c
recongurable
t
ultipro
the
NoC-based
con
hitecture
tribution
address
o
requiremen
f
of
3D
telecom
stac
to
king
Abstract
tel-00623415, version 1 - 14 Sep 20114
.
.
ten
2
ts
.
Remerciemen
.
ts
.
.
el
.
.
.
.
.
.
.
3D
.
.
.
Syn
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
king
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
hnologies
.
.
.
.
.
o
.
.
.
.
.
.
.
est
i
.
Résumé
oten
.
.
.
Conclusion
.
.
.
.
.
allenge
.
.
.
.
.
.
.
48
.
.
.
op
.
.
.
.
.
.
.
.
.
.
.
state
.
.
.
.
.
analysis
.
.
.
.
.
3D
.
.
.
.
.
managemen
.
.
.
.
.
40
.
.
.
.
.
.
.
4.3
.
.
.
.
.
.
.
.
iii
.
Abstract
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
F
.
and
.
P
.
.
.
.
.
.
.
Macro-blo
.
.
.
.
.
.
.
unit
.
.
.
.
.
51
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
3D
.
art
iv
.
Con
54
ten
for
ts
.
.
.
.
.
.
.
.
.
.
v
.
.
.
i
.
tegration
.
.
.
.
.
.
.
.
.
4.1
.
.
.
.
.
.
.
.
.
.
.
.
.
TSV
.
erhead
.
.
.
.
.
.
.
.
.
.
.
.
.
to
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
4.4
.
hallenges
v
.
List
.
of
.
Figures
.
.
.
.
.
.
5
.
applications
.
.
.
.
.
.
.
.
.
.
.
.
.
43
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
44
.
2D
.
hitectures:
.
c
.
47
.
c
.
.
.
.
.
.
.
.
.
.
.
.
.
48
.
k
.
.
vii
.
List
.
of
.
T
.
ables
.
.
F
.
king
.
.
.
.
.
.
.
.
.
.
.
Elemen
.
stac
.
.
.
.
.
.
.
.
.
52
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
c
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
54
.
cost
.
t
.
.
ix
.
Résumé
.
étendu
.
1
A
In
mo
tro
ICs
duction
.
23
.
1
.
3D
2.3
in
3D
tegration
.
t
.
e
.
c
.
hnologies
.
29
60
1
.
F
.
rom
39
SoCs
Challenges
and
n
SiPs
in
to
tec
3D
.
syste
.
m
.
s
.
.
.
.
.
.
.
.
.
.
40
.
Thermal
.
t
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
4.2
30
area
2
v
Motiv
.
ations
.
for
.
3D
.
die
.
stac
.
king
.
.
.
.
.
.
.
.
.
.
.
.
42
.
CAD
.
ols
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
33
.
2.1
42
Reducing
T
cost
c
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
42
.
P
.
tial
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
33
.
2.2
.
Enhancing
.
p
6
erformance
.
and
.
form
.
factor
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
34
.
3
2
3D
rom
circuit
to
man
arc
ufacturing
partitioning
tec
cost
hnologies
h
.
s
.
1
.
artitioning
.
hallenges
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
1.1
36
c
3.1
stac
W
.
afer
.
thinning
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
1.2
.
unctional
.
stac
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
1.3
.
tary
.
erators
37
king
3.2
.
TSV
.
forming
.
.
.
.
.
.
.
.
.
.
.
.
.
.
1.4
.
thesis
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
53
.
Cost
.
hallenges
.
.
.
.
38
.
3.3
.
Bonding
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
2.1
.
IC
.
analysis:
.
of
.
he
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
2.2
.
system-lev
.
cost
.
del
.
3D
.
.
.
.
38
.
3.4
.
3D
.
IC
.
man
.
ufacturing
55
yield
Cost
.
of
.
ICs
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
Con
tel-00623415, version 1 - 14 Sep 2011.
.
demo
3
circuit
Conclusion
.
.
.
.
103
.
.
.
.
.
91
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
ersp
.
.
.
Implemen
.
.
.
.
.
.
.
2.1
.
MIPS-based
.
.
.
.
.
.
.
con
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
63
circui
3
ts
A
.
hierarc
.
hica
.
l
deco
NoC
.
for
k
3D
.
MPSoCs
.
65
.
1
.
NoC
in
para
.
d
.
i
.
gm
.
.
.
.
.
.
.
.
hnological
.
.
.
of
.
.
.
.
.
112
.
.
.
ysis
.
.
.
114
.
.
.
.
.
.
.
88
.
.
.
.
.
.
.
.
.
and
.
telecom
.
terminals:
.
.
.
.
.
.
.
.
.
estimation
.
.
.
.
66
.
1.1
.
Ev
.
olution
.
of
96
in
L
terconnection
.
structures
.
.
.
.
.
.
.
.
.
.
.
.
.
.
The
.
.
.
.
.
.
.
hronous
.
.
.
.
66
Design
1.2
.
Principles
.
of
.
NoC
dequacy
.
TE
.
Units'
.
.
.
.
.
4
.
.
.
.
.
.
.
study:
.
TE
.
.
.
5.1
.
.
.
.
.
.
.
w
.
.
.
.
.
113
.
.
.
.
.
.
.
.
.
.
.
.
66
.
2
.
3D
119
NoC:
Bibliograph
state
.
of
.
the
Conclusion
art
.
and
.
c
.
hallenges
.
.
.
.
.
.
.
.
.
.
A
.
k
.
for
.
93
.
of
.
and
.
.
.
1.1
.
.
.
.
.
.
.
.
.
.
71
.
2.1
1.2
3D
.
mesh
.
No
.
C
.
.
.
.
.
.
1.3
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
A
.
circuit
.
applications
.
.
.
.
.
.
.
.
.
cessing
.
.
.
.
.
.
.
.
.
.
.
.
.
98
.
con
.
.
71
.
2.2
.
3D
101
NoC-Bus
w
.
.
.
.
.
.
.
.
.
.
.
.
.
3D
.
NoC
.
.
.
.
.
.
.
.
.
105
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
2.6
.
the
.
meet
.
ts
.
105
.
and
.
rol
.
.
72
.
2.3
.
DimDe
.
router
e
.
.
.
.
.
.
.
.
.
.
.
.
.
5
.
wnlink
.
4x2
.
de
.
.
.
.
.
.
.
erformance
.
.
.
.
.
.
.
.
.
.
.
.
.
P
.
consumption
.
.
.
.
.
.
.
.
.
.
72
Cost
2.4
.
MIRA
.
router
.
.
.
.
.
.
.
.
.
.
.
.
Conclusion
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
and
.
es
.
125
.
CONTENTS
.
.
.
.
.
.
.
6
.
.
.
.
.
.
.
.
.
.
73
.
2.5
.
Other
.
3D
.
NoC
.
arc
.
hi
.
t
.
ectures
.
.
.
.
.
.
.
.
4
.
recongurable
.
stac
.
able
.
t
.
4G
.
applications
.
1
.
tation
.
4G
.
algorithms
.
requiremen
.
.
.
.
.
94
.
OFDM
73
dulation
3
.
Arc
.
hitecture
.
of
.
the
.
async
.
hronous
.
hierarc
.
hical
.
3D
.
NoC
.
.
94
.
Channel
.
.
.
.
.
.
.
.
.
.
.
.
.
.
7
.
4
.
3.1
.
Arc
.
hitecture
.
of
95
the
MIMO
3D
ding
NoC
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
2
.
stac
.
able
.
for
.
TE
.
.
.
.
74
.
3.2
.
Design
.
of
.
t
.
he
.
async
98
hr
Pro
o
units
nous
.
router
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
2.2
.
semi-distributed
.
trol
.
.
.
.
78
.
4
.
Area
.
and
.
p
.
o
2.3
w
net
er
ork
ev
terface
aluatio
.
n
.
of
.
the
.
hierarc
.
hical
.
3D
.
router
.
.
.
.
.
.
.
.
2.4
.
async
.
mesh
.
.
.
.
82
.
5
.
P
.
erformance
.
of
.
th
.
e
.
hierarc
.
hi
2.5
c
results
a
.
l
.
3D
.
NoC
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
105
.
A
.
of
.
basic
.
to
.
L
.
requiremen
83
.
5.1
.
Sim
3
ulation
programming
platform
platform
.
t
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
107
.
T
.
c
.
considerations
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
83
.
5.2
109
Throughput
Case
.
do
.
part
.
the
.
L
.
mo
.
.
.
.
.
.
.
.
.
.
.
.
.
110
.
P
.
results
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
5.2
.
o
86
er
5.3
results
Latency
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
6
.
anal
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
7
.
.
.
.
88
.
5.4
.
Result
.
analysis
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
Conclusions
.
p
.
ectiv
.
121
.
y
.
vi
.
.
CONTENTS
tel-00623415, version 1 - 14 Sep 2011.
fo
The
of
.
Figures
49
1
.
General
.
PhD
.
framew
SRAM
ork
hitecture
.
2D
.
.
.
(b)
.
.
.
.
.
units
.
.
.
top
.
.
.
hnology
.
.
.
.
.
dieren
.
la
.
sc
.
.
.
.
.
.
.
roadmap
.
.
.
s:
.
.
.
.
.
(a)
.
(c)
25
DRAM
1.1
cessor-cac
Ev
2.4
olution
tional
of
.
micropro
.
cessor
.
complexit
3D
y
.
.
.
.
y
.
r
.
heme
.
of
.
In
.
Dieren
.
.
.
A
.
.
.
.
.
.
.
42
.
.
.
.
.
.
30
artitioning
1.2
c
Example
erators
of
.
a
.
System-on-Chip
.
.
stac
.
(b)
.
e
.
DRAM
.
(d)
.
the
.
stac
.
.
.
.
.
m
.
a
.
in
.
.
.
.
.
stac
.
.
.
.
.
Unit
.
W2W,
.
dieren
.
.
.
.
31
.
1.3
Unit
Example
b
of
e
a
2.8
system-in-pac
um
k
th
age
62
.
n
.
using
.
.
.
s:
.
.
.
ologies
.
.
.
.
.
.
.
k
.
.
.
.
.
.
.
vii
.
.
.
.
.
.
.
3D
.
.
.
.
.
.
32
.
1.4
.
Con
.
v
2.1
ergence
ulariti
of
macroscopic
the
(b)
More
basic
M
.
o
.
ore
.
and
.
the
.
More
.
than
.
Mo
2.2
ore
sc
trends
2D
.
king
.
o
32
initial
1.5
king
An
he
example
the
of
king
a
top
3D
2D
system
The
.
ed
.
system
.
.
.
.
.
.
.
er:
.
cessor
.
onnected
.
v
.
using
.
te
.
.
.
.
.
.
.
50
.
v
.
approac
.
.
.
.
.
.
.
.
.
55
.
for
33
and
1.6
and
Increase
ersions
in
die
the
.
c
.
ost
.
of
.
a
.
set
.
of
61
masks
fo
a
n
c
of
cording
using
to
sc
tec
.
hnological
cost
no
t
des
ers
34
ers
1.7
D2W
A
.
3D
Unit
SoC
dieren
designed
b
with
y
heterogeneous
e
in
.
tegration
62
and
connect
same-die
direct
stac
(c)
king
68
approac
NoC
hes
.
.
.
.
.
.
.
.
.
.
.
.
69
.
deadlo
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
71
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
1.16
.
applications
.
.
.
.
.
.
35
.
1.8
.
In
.
ter
.
connects'
.
length
.
shortening
.
in
.
3D
.
ICs
44
.
P
.
gran
.
e
.
(a)
.
blo
.
ks
.
functional
.
(c)
.
op
.
.
.
.
.
.
.
.
.
.
.
.
35
.
1.9
.
Three
.
w
.
a
.
ys
.
to
.
assem
.
ble
48
the
Memory
circuits
king
v
hemes:
ertically
original
.
circuit,
.
stac
.
more
.
ab
.
v
.
the
.
circuit,
.
stac
.
L2
.
cac
.
on
.
of
.
CPU,
37
stac
1.10
more
F2F
on
and
of
F2B
initial
approac
circuit
hes
2.3
in
3D
3D
k
stac
pro
king
he-memory
.
.
.
.
.
.
.
.
.
.
.
.
.
50
.
PicoServ
.
a
.
ulti-pro
.
arc
.
c
.
to
.
con
.
en-
.
DRAM
37
3D
1.11
tegration
Dieren
c
t
.
TSV
.
sizes
.
and
.
form
.
factors
.
.
.
.
2.5
.
in
.
estigated
.
king
.
hes
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
2.6
.
cost
.
a
38
circuit
1.12
its
Die
D2W
b
IbS
onding
v
using
for
the
t
copp
areas
er
.
pillar
.
tec
.
hnique
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
2.7
.
cost
.
r
.
t
39
um
1.13
ers
Yield
la
according
ers
to
th
area
W2W
.
heme
.
.
.
62
.
Unit
.
fo
.
dieren
.
n
.
b
.
of
.
y
.
using
.
e
.
sc
.
.
.
.
.
2.9
.
cost
.
r
.
t
.
um
.
ers
.
la
.
ers
.
th
.
IbS
40
heme
1.14
.
Yield
.
according
3.1
to
ter
area
structure
.
(a)
.
connections,
.
bus,
.
NoC
.
.
.
3.2
.
t
.
top
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
3.3
.
static
.
c
.
.
41
.
1.15
.
TSV
.
area
.
vs
.
transistor
.
area
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
List
tel-00623415, version 1 - 14 Sep 2011ulation
.
.
OF
.
FIGURES
.
3.4
.
3D
.
mesh
.
NoC
.
arc
.
hi
.
te
.
cture
.
.
pro
.
b
.
nce
.
.
.
c
.
king
.
of
.
.
.
.
.
unit
.
.
.
.
.
.
.
.
.
.
.
.
.
and
.
TE
.
.
.
112
.
for
.
.
.
10
72
.
3.5
3D
3D
.
NoC-bus
.
router
4.6
.
.
.
basic
.
.
.
4.8
.
.
.
.
.
.
.
net
.
.
.
4.11
.
.
.
.
.
.
.
NI
.
the
.
.
.
mo
.
.
.
.
.
.
.
.
.
.
.
112
.
.
.
of
.
T
.
1
.
.
73
.
3.6
for
DimDe
.
router
.
.
approac
.
Cost-eectiv
.
.
.
.
.
4.5
.
.
.
.
.
.
.
of
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
con
.
.
.
.
.
4.9
.
.
.
.
.
.
.
.
.
terface
.
.
.
.
.
.
.
and
.
.
.
4.12
73
.
3.7
.
MIRA
.
router
4.13
.
units
.
.
.
108
.
de
.
.
.
.
.
108
.
TSV
.
al.
.
109
.
of
.
.
.
.
.
of
.
our
.
111
.
GALI
.
.
.
.
.
view
.
.
.
.
.
w
.
er
.
.
.
the
.
duction
.
.
.
.
.
.
.
.
74
117
3.8
the
Conceptual
duction
view
.
of
.
the
.
3D
.
hierarc
117
hical
case
router
dies
.
in
.
.
.
.
.
.
.
.
.
.
.
hitec
.
Mephisto
.
.
.
.
.
.
.
.
.
.
75
hitec
3.9
OFDM
Arc
.
hitec
.
ture
.
of
.
the
.
3D
4.7
hierarc
.
hical
.
NoC
.
.
.
.
.
.
.
.
.
.
.
.
MIPS-based
.
o
.
.
.
.
.
.
.
.
.
.
.
of
.
.
.
.
.
.
76
.
3.10
.
Arc
.
hitecture
.
of
4.10
the
ork
3D
o
hierarc
.
hical
.
router
.
.
.
.
.
.
.
.
comm
.
con
.
.
.
.
.
.
.
c
.
.
.
.
.
.
.
.
.
.
.
.
77
.
3.11
of
Send/A
i
ccept
t
proto
.
col
.
.
.
.
Example
.
trol
.
.
.
.
.
.
.
.
.
.
.
.
.
Ph
.
of
.
prop
.
Cadix
.
.
.
.
.
Driv
.
er
.
TSV
.
.
.
.
.
.
.
.
.
4.17
.
3GPP
.
n
.
platform
77
.
3.12
2D
NoC
hitecture
pac
.
k
.
et
.
format
.
.
.
.
An
.
the
.
.
.
.
.
.
.
.
.
P
.
consumption
.
up-la
.
pro
.
.
.
114
.
cost
.
digital
.
total
.
olume
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
T
.
st
77
digital
3.13
total
Sync
olume
hronous
.
circuit
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
Cost-eectiv
.
in
.
3D
.
dieren
.
118
.
approac
.
case
.
stac
.
.
.
.
.
118
.
.
.
.
.
.
.
.
.
.
.
99
.
Arc
.
ture
.
the
79
DSP
3.14
.
A
.
bundled-data
.
c
.
hannel
.
.
.
.
.
.
.
.
.
.
100
.
Arc
.
ture
.
the
.
core
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
101
.
The
.
circuit
.
.
.
.
.
.
79
.
3.15
.
The
.
4-phase
.
and
.
2-phase
.
bu
.
ndl
.
e
.
d-data
.
proto
.
cols
101
.
The
.
global
.
tr
.
l
.
.
.
.
.
.
.
.
.
.
.
.
.
.
80
.
3.16
.
The
102
dela
Diagram
y-insensitiv
tasks
e
.
4-phase
.
dual-rail
.
proto
.
c
.
ol
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
103
.
The
.
w
.
in
80
bl
3.17
cs
Micro-arc
.
hitecture
.
of
.
the
.
input
.
p
.
ort
.
.
.
.
.
.
.
.
.
.
104
.
The
.
unication
.
conguration
.
troller
.
.
.
.
.
.
.
.
.
.
.
104
.
TSV
.
haracteristics
.
.
81
.
3.18
.
Micro-arc
.
hitecture
.
of
.
the
.
output
.
p
.
ort
.
.
.
.
.
.
.
.
105
.
Programming
.
the
.
cess
.
ng
.
and
.
he
.
.
.
.
.
.
.
.
.
.
.
.
.
4.14
82
of
3.19
con
Throughput
co
v
.
ariation
.
under
.
dieren
.
t
.
syn
.
thetic
.
trac
.
patterns
.
.
.
.
.
.
.
.
4.15
87
ysical
3.20
del
Latency
a
v
as
ariation
osed
under
y
dieren
and
t
[1]
syn
.
thetic
.
trac
.
patterns
4.16
.
er
.
receiv
.
buers
.
a
.
.
.
.
88
.
4.1
.
A
.
functional
.
blo
.
c
.
k
.
diagram
110
of
Mapping
an
the
L
L
TE
applicatio
UE
on
rece
3D
pti
.
on
.
c
.
hai
4.18
n
refere
with
arc
4
MA
receiv
.
e
.
(Rx)
.
an
.
tennas
.
.
.
.
.
.
.
.
.
.
.
.
4.19
.
abstract
.
of
.
sim
.
platform
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
4.20
.
o
.
er
.
prole
.
the
.
y
.
MIPS
.
cessor
.
.
95
.
4.2
.
A
4.21
MIMO-OFDM
otal
system
of
with
3
FIGURES
circuits
OF
a
TX
pro
an
v
tennas
of
and
million
LIST
.
viii
.
RX
.
an
.
tennas
.
96
.
4.3
.
3D
.
recongurable
.
circuit
.
obtained
.
b
.
y
.
stac
.
king
.
m
.
ultiple
.
instances
4.22
of
otal
a
o
same
of
basic
3
circuit
circuits
.
a
.
pro
.
v
.
of
.
million
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
4.23
.
e
.
hes
.
the
.
of
98
stac
4.4
of
SME
t
buer
.
functional
4.24
mo
e
del
hes
.
the
.
of
.
same-die
.
king
.
.
.
.
.
.
LIST
N NT R
tel-00623415, version 1 - 14 Sep 2011

Soyez le premier à déposer un commentaire !

17/1000 caractères maximum.

Diffusez cette publication

Vous aimerez aussi