Development, optimisation and characterisation of a radiation hard mixed signal readout chip for LHCb [Elektronische Ressource] / presented by Sven Löchner

Dissertationsubmitted to theCombined Faculties for the Natural Sciences and for Mathematicsof the Ruperto-Carola University of Heidelberg, Germanyfor the degree ofDoctor of Natural Sciencespresented byDipl.-Phys. Sven L¨ochnerborn inMannheim, GermanyOral examination: 26.07.2006Development, Optimisation andCharacterisation of a Radiation HardMixed-Signal Readout Chip for LHCbReferees: Prof. Dr. Karl-Tasso Kn¨opfleProf. Dr. Volker LindenstruthZusammenfassungDerBeetleChipisteinstrahlenharter,128-Kanal-Auslesechipfu¨rSilizium-Streifen-Detek-toren. Die analoge Eingangsstufe besteht aus einem ladungsempfindlichen Vorverst¨arker,demeinCR-RCPulsformerfolgt.DeranalogeSpeicherbestehtauseinerKapazita¨tsmatrixund gew¨ahrleistet eine Latenzzeit von maximal 4?s. Die Daten der 128 analogen Kan¨alewerden zusammengefasst und u¨ber vier Stromtreiber in 900ns vom Chip u¨bertragen.Neben dem Signalpfad, der durch den analogen Speicher fu¨hrt, stellt der Beetle Chip eineschnelle Komparatorentscheidung des geformten Eingangspulses bereit.Innerhalb der vorliegenden Arbeit wurden Teile des strahlenharten Beetle Auslesechipsfu¨r das LHCb Experiment entwickelt. Die Gesamtleistungsmerkmale des Chips wie Rau-schen, Stromverbrauch, Eingangsladungsrate wurden verbessert wie auch die Beseitigungvon Fehlern, so dass der Beetle alle Anforderungen des Experiments erfu¨llt. Ein weitererHauptbestandteil dieser Arbeit war die Charakterisierung des Chips.
Publié le : dimanche 1 janvier 2006
Lecture(s) : 16
Tags :
Source : ARCHIV.UB.UNI-HEIDELBERG.DE/VOLLTEXTSERVER/VOLLTEXTE/2006/6708/PDF/PHD.PDF
Nombre de pages : 294
Voir plus Voir moins

Dissertation
submitted to the
Combined Faculties for the Natural Sciences and for Mathematics
of the Ruperto-Carola University of Heidelberg, Germany
for the degree of
Doctor of Natural Sciences
presented by
Dipl.-Phys. Sven L¨ochner
born in
Mannheim, Germany
Oral examination: 26.07.2006Development, Optimisation and
Characterisation of a Radiation Hard
Mixed-Signal Readout Chip for LHCb
Referees: Prof. Dr. Karl-Tasso Kn¨opfle
Prof. Dr. Volker LindenstruthZusammenfassung
DerBeetleChipisteinstrahlenharter,128-Kanal-Auslesechipfu¨rSilizium-Streifen-Detek-
toren. Die analoge Eingangsstufe besteht aus einem ladungsempfindlichen Vorverst¨arker,
demeinCR-RCPulsformerfolgt.DeranalogeSpeicherbestehtauseinerKapazita¨tsmatrix
und gew¨ahrleistet eine Latenzzeit von maximal 4?s. Die Daten der 128 analogen Kan¨ale
werden zusammengefasst und u¨ber vier Stromtreiber in 900ns vom Chip u¨bertragen.
Neben dem Signalpfad, der durch den analogen Speicher fu¨hrt, stellt der Beetle Chip eine
schnelle Komparatorentscheidung des geformten Eingangspulses bereit.
Innerhalb der vorliegenden Arbeit wurden Teile des strahlenharten Beetle Auslesechips
fu¨r das LHCb Experiment entwickelt. Die Gesamtleistungsmerkmale des Chips wie Rau-
schen, Stromverbrauch, Eingangsladungsrate wurden verbessert wie auch die Beseitigung
von Fehlern, so dass der Beetle alle Anforderungen des Experiments erfu¨llt. Ein weiterer
Hauptbestandteil dieser Arbeit war die Charakterisierung des Chips. Neben den aus-
fu¨hrlichen Messungen der Leistungsmerkmale des Chips wurden mehrere Bestrahlungs-
tests und ein Single Event Upset-Test durchgefu¨hrt. Eine Langzeitmessung mit einem
Silizium-Streifen-DetektoristebenfallsBestandteildieserArbeitwieauchdieEntwicklung
und der Test eines Messaufbaus zur Durchfu¨hrung erster Serientests.
Der Beetle Chip zeigte kein funktionales Versagen und nur leichte Verschlechterungen
im analogen Verhalten nach einer Bestrahlung bis 130Mrad. Der Beetle Chip erfu¨llt alle
Anforderungen des Vertex-Detektors (VELO), des Trigger-Spurdetektors (TT) und des
Inneren Spurdetektors (IT) und ist somit bereit fu¨r den Start von LHCb Ende 2007.
Abstract
The Beetle chip is a radiation hard, 128 channel pipelined readout chip for silicon strip
detectors. The front-end consists of a charge-sensitive preamplifier followed by a CR-
RC pulse shaper. The analogue pipeline memory is implemented as a switched capacitor
array with a maximum latency of 4?s. The 128 analogue channels are multiplexed and
transmittedoffchipin900nsviafourcurrentoutputdrivers.Besidethepipelinedreadout
path, the Beetle provides a fast discrimination of the front-end pulse.
Within this doctoral thesis parts of the radiation hard Beetle readout chip for the LHCb
experiment have been developed. The overall chip performances like noise, power con-
sumption, input charge rates have been optimised as well as the elimination of failures so
that the Beetle fulfils the requirements of the experiment. Furthermore the characterisa-
tion of the chip was a major part of this thesis. Beside the detailed measurement of the
chip performance, several irradiation tests and an Single Event Upset (SEU) test were
performed. A long-time measurement with a silicon strip detector was also part of this
work as well as the development and test of a first mass production test setup.
The Beetle chip showed no functional failure and only slight degradation in the analogue
performance under irradiation of up to 130Mrad total dose. The Beetle chip fulfils all
requirementsofthevertexdetector(VELO),thetriggertracker(TT)andtheinnertracker
(IT) and is ready for the start of LHCb end of 2007.Contents
1 CP-Violation 1
2 The LHCb Experiment 5
2.1 The Large Hadron Collider . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2.2 Perspective at LHCb . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.3 The LHCb Detector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
2.3.1 Vertex Detector System . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.3.2 RICH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
2.3.3 The Magnet . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
2.3.4 The Tracker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
2.3.5 The Calorimeters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
2.3.6 The Muon Detector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
2.4 The Trigger System of LHCb . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
2.5 Radiation Fluxes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
3 Silicon Strip Detectors 25
3.1 Properties of Intrinsic Semiconductor Materials . . . . . . . . . . . . . . . . . . 25
3.2 Carrier Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
3.3 Charge Collection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
3.4 Spatial Signal Resolution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
3.5 Noise Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
3.6 Radiation Damages in Silicon Sensors . . . . . . . . . . . . . . . . . . . . . . . 32
3.7 Signal Readout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
4 Introduction to VLSI Electronics and Radiation Hardness 35
4.1 Radiation interaction in matter . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
4.2 Radiation Effects in MOS Transistors . . . . . . . . . . . . . . . . . . . . . . . 36
4.2.1 Total Dose Effects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
4.2.2 Consequences of Radiation on the Electrical Device Characterisation . . 39
4.3 Single Event Effects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
4.3.1 Reversible Errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
4.3.2 Non Reversible Errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
4.3.3 Summary on Single Event Effects . . . . . . . . . . . . . . . . . . . . . . 48
4.4 Radiation Hard VLSI Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
4.4.1 Technology and Transistor Scaling . . . . . . . . . . . . . . . . . . . . . 48
4.4.2 Process Technology. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49ii Contents
4.4.3 Layout Techniques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
5 The Beetle Readout Chip 53
5.1 Requirements on a Readout Chip . . . . . . . . . . . . . . . . . . . . . . . . . . 53
5.2 Beetle Chip Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
5.3 Readout paths . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
5.4 Front-end . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
5.4.1 Preamplifier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
5.4.2 Preamplifier Small Signal Modell . . . . . . . . . . . . . . . . . . . . . . 60
5.4.3 Preamplifier Noise . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
5.4.4 Preamplifier Schematic and Layout . . . . . . . . . . . . . . . . . . . . . 66
5.4.5 Pulse Shaper . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
5.4.6 Pulse Shaper Small Signal Model . . . . . . . . . . . . . . . . . . . . . . 69
5.4.7 Pulse Shaper Schematic and Layout . . . . . . . . . . . . . . . . . . . . 71
5.4.8 Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
5.5 Test pulse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
5.6 Comparator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
5.7 Analogue Memory Cell and Pipeline . . . . . . . . . . . . . . . . . . . . . . . . 79
5.7.1 NMOS Switch Resistance and Voltage Error . . . . . . . . . . . . . . . . 79
5.7.2 Distortion and Timing Errors . . . . . . . . . . . . . . . . . . . . . . . . 81
5.7.3 CMOS Switch Resistance and Voltage Error . . . . . . . . . . . . . . . . 82
5.7.4 Capacitors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
5.7.5 Beetle Pipeline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
5.8 Pipeline Readout Amplifier (Pipeamp) . . . . . . . . . . . . . . . . . . . . . . . 87
5.9 Multiplexer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
5.10 Analogue Output Driver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
5.11 Digital Control Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
5.11.1 Slow Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
5.11.2 Fast Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
5.11.3 Single Event Upset Robustness of Digital Memory Devices. . . . . . . . 99
5.12 Bias Generators . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
5.12.1 Current Source . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
5.12.2 Current DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
5.12.3 Voltage DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
5.13 Decoupling Capacitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
6 Chip Characterisation and Measurement Results 113
6.1 Experimental Test Setup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
6.2 Front-end Amplifier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
6.2.1 Pulse Shape Scan . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
6.2.2 Input Charge Rate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
6.2.3 Temperature Behaviour . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
6.3 Complete Readout Chip . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
6.3.1 Power Consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
6.3.2 Power Supply Operation Range . . . . . . . . . . . . . . . . . . . . . . . 126
6.3.3 Overclocking Test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
6.3.4 Temperature Test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128Contents iii
6.3.5 Random Trigger Test . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
6.3.6 Pipeline Homogeneity . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
6.3.7 Noise Performance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
6.3.8 Dynamic Range, Linearity and Output Charge Calibration . . . . . . . 138
6.3.9 Channel Crosstalk . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
6.3.10 Baseline Behaviour of Consecutive and Non-Consecutive Readouts . . . 141
6.4 Test Nodes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
6.4.1 Current Source . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
6.4.2 Current DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
6.5 Process Parameter Variations . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
6.5.1 Process Parameter Test . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
6.5.2 Test Channel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
6.6 Total Dose Irradiation Test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
6.6.1 Test Setup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
6.6.2 Test Results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
6.7 Single Event Upset Irradiation Test . . . . . . . . . . . . . . . . . . . . . . . . . 158
6.7.1 SEU Testability of the Beetle . . . . . . . . . . . . . . . . . . . . . . . . 158
6.7.2 SEU Test Setup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
6.7.3 Results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
6.7.4 Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
6.8 Cosmic System Test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
6.8.1 Test Setup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
6.8.2 Test Results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
6.9 Mass Production Tests . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
6.9.1 Test Setup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
6.9.2 Measurement Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
6.9.3 Test Results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
6.9.4 Process Variations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177
7 Summary 179
List of Abbreviations 183
Bibliography 187
A The Beetle Family 197
A.1 The Beetle Test Chips . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198
A.2 The Beetle Readout Chips . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
2B I C-Software 205
2B.1 ELV I C Parallel Port Adapter Software . . . . . . . . . . . . . . . . . . . . . . 206
2B.2 LabVIEW to ELV I C Parallel Port Adapter . . . . . . . . . . . . . . . . . . . 211
C The Beetle Reference Manual 215
C.1 Chip Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
C.2 Electrical Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
C.3 Operating the Beetle Chip . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226
C.4 Slow Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237iv Contents
C.5 How to get the Beetle Chip working . . . . . . . . . . . . . . . . . . . . . . . . 244
C.6 Known Problems and Limitations . . . . . . . . . . . . . . . . . . . . . . . . . . 246
C.7 Pad Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
C.8 Optical Alignment Markers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
C.9 Heidelberg Test Boards . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259

Soyez le premier à déposer un commentaire !

17/1000 caractères maximum.