Développement et application d’une méthode d’analyse de défaillances fonctionnelles et contribution à l’amélioration de l’utilisation des techniques optiques statiques et dynamiques

Aziz Machouat

Description

Sous la direction de Dean Lewis
Thèse soutenue le 10 décembre 2008: Bordeaux 1
Avec l’évolution des technologies vers la haute intégration, il devient de plus en plus difficile de localiser les défaillances fonctionnelles situées dans la partie logique des circuits intégrés. En effet, la résolution spatiale fournie par les techniques actuelles n'est pas suffisante. Pour répondre à cette problématique, cette thèse propose une nouvelle approche qui combine le diagnostic ATPG et les techniques optiques. Cette méthode a fait ses preuves sur de nombreux cas d'analyses pour l'amélioration des rendements de production. La méthode utilisant les techniques optiques statiques et dynamiques, une contribution à l'amélioration de l'utilisation de ces techniques a également été apportée par cette thèse.
-Analyse de défaillance
-OBIRCh
-Techniques optiques
-Diagnostic ATPG
Nowadays, with the increasing complexity of new VLSI circuits, currents techniques used for functional logic failure localization reach their limits . To overcome these limitations, a new methodology has been established. This methodology, combines ATPG diagnostic and opticals techniques in order to improve accuracy of fault isolation and defect localization. This work contributes also to improve the use of dynamics and statics opticals techniques.
-failure analysis; diagnostic ATPG; opticals techniques; fonctional failure
Source: http://www.theses.fr/2008BOR13709/document

Informations

• Publié par: Thesee
• Nombre de lectures: 81
• Langue: Français
• Poids de l'ouvrage: 6 Mo

Extrait

N° d’ordre : 3709
THESE

présentée à

L’UNIVERSITE BORDEAUX I

ECOLE DOCTORALE DES SCIENCES PHYSIQUES ET DE L’INGENIEUR

par Aziz Machouat

POUR OBTENIR LE GRADE DE

DOCTEUR

SPECIALITE : Electronique

Développement et application d’une méthode d’analyse
de défaillances fonctionnelles et contribution à
l’amélioration de l’utilisation des techniques optiques
statiques et dynamiques


Soutenue le : 10 Décembre 2008


Après avis de :

M. Christian LANDRAULT Directeur de Recherches, LIRMM, Montpellier Rapporteur
M. Nicolas NOLHIER Professeur, LAAS-CNRS, Toulouse Rapporteur

Devant la commission d’examen formé :

M. Christian LANDRAULT Directeur de Recherches, LIRMM, Montpellier Rapporteur
M. Nicolas NOLHIER Professeur, LAAS-CNRS, Toulouse Rapporteur
M. Dean LEWIS Professeur, IMS, Bordeaux Directeur
M. Gérald HALLER Ingénieur, STMicroelectronics, Rousset Examinateur
Mme. Nathalie MALBERT Professeur, Université Bordeaux 1 Examinateur
M. Vincent POUGET Chargé de Recherches CNRS, Bordeaux Examinateur



-2008-












À mes Parents,
ma femme Nadia
et ma fille Ihsane.



















3 Remerciements

REMERCIEMENTS

Cette thèse s’est déroulée à STMicroelectronics Rousset au sein du service RCCAL
(Rousset Central Characterization & Analysis Laboratory) dans l’équipe d’analyse de
défaillances.
Le RCCAL est en charge de supporter l’unité de fabrication 8 pouces mais également les
différentes divisions du site en offrant une expertise dans les domaines de l’analyse
électrique, de l’analyse physique, de la caractérisation physique et de la caractérisation
électrique.
Il convient donc de remercier en premier lieu les personnes que j’ai pu côtoyer dans ce
service et qui ont contribué à la réussite de ce travail.

Je tiens à adresser mes sincères remerciements à mon responsable industriel et également
responsable du RCCAL Gérald Haller. Il m’a permis de tracer le chemin de cette thèse.
Ses conseils ainsi que sa vision du travail sont pour moi une source d’inspiration pour
ma carrière professionnelle.

Il me tient également à cœur de remercier mon co-responsable industriel et responsable
de l’équipe « Analyse Electrique » Vincent Goubier. Il m’a « managé » et soutenu
pendant ces 3 années. J’ai beaucoup appris à ses côtés sur le plan technique et sur le plan
des relations humaines. Il a activement contribué à l’aboutissement de ce travail.

Il m’importe également de remercier le Professeur Dean Lewis et le Professeur Pascal
Fouillat de l’université de Bordeaux I pour avoir accepté d’être respectivement Directeur
et Co-directeur de cette thèse. Mes sincères remerciements à Monsieur Christian
Landrault Directeur de recherche au LIRMM et Monsieur Nicolas Nolhier Professeur au
LAAS-CNRS d’avoir accepté d’être les rapporteurs de cette thèse.

Je remercie tout particulièrement Monsieur Philippe Perdu Ingénieur au CNES qui a
activement contribué à la réussite de ce projet.



5 Remerciements

C’est très sincèrement que je remercie les membres de l’équipe « analyse de
défaillances » qui sont aujourd’hui bien plus que des collègues. A leurs côtés, j’ai
beaucoup appris, et ils ont tous contribué à ce travail de recherche. Dans le désordre, je
remercie Brigitte Garcia, Christophe Garagnon, Christophe Eva, Alban Formisano, Jacky
Gomez, Stephane Cury, Alexandre Girin, Holly.

Pour terminer ces remerciements, je tiens à remercier mes parents qui m’ont toujours
soutenu, ma femme Nadia sans qui je ne serais pas qui je suis et ma fille Ihsane. Elles
sont aujourd’hui les moteurs de ma vie.
























6 Tables des Matières

TABLE DES MATIERES

INTRODUCTION ................................................................................................................................ 11

CHAPITRE 1 : ANALYSE DE DEFAILLANCES FONCTIONNELLES DANS LES CIRCUITS
INTEGRES NUMERIQUES ...............................................................................................................13
1.1 INTRODUCTION.....................................................................................................................13
1.2 TEST DES CIRCUITS INTEGRES...............................................................................................15
1.2.1 Notions de Défaut, Erreur, Faute ...................................................................................15
1.2.2 Les divers types de tests..................................................................................................16
1.2.2.1 Les tests paramétriques ....................................................................................................... 16
1.2.2.2 Les tests de logique............................................................................................................. 18
1.2.2.2.1 Le test fonctionnel ......................................................................................................... 18
1.2.2.2.2 Test structurel ................................................................................................................ 18
1.2.2.3 La technique « Scan path » ................................................................................................. 19
1.2.3 Les testeurs de circuits intégrés......................................................................................21
1.2.3.1 Architecture d’un testeur..................................................................................................... 22
1.2.3.2 Testeurs de production ........................................................................................................ 24
1.2.3.3 Testeurs DFT ...................................................................................................................... 24
1.2.3.4 Testeur Inovys Personal Ocelot utilisé au RCCAL ............................................................. 25
1.3 LOCALISATION DE DEFAUTS BASEE SUR LE DIAGNOSTIC LOGIQUE .......................................26
1.3.1 Qu’est-ce que le diagnostic et pourquoi le diagnostic ?.................................................26
1.3.2 Les débuts du diagnostic.................................................................................................27
1.3.3 Les défaillances physiques dans les circuits intégrés .....................................................28
1.3.3.1 Les Mécanismes de défaillances ......................................................................................... 28
1.3.3.2 Les défaillances physiques dans les circuits intégrés .......................................................... 28
1.3.4 Les modèles de fautes .....................................................................................................30
1.3.4.1 Le collage simple ................................................................................................................ 30
1.3.4.2 Circuit ouvert « open »........................................................................................................ 31
1.3.4.3 Le court-circuit « bridge »................................................................................................... 32
1.3.4.4 Le collage multiple.............................................................................................................. 34
1.3.4.5 Transition et Délai............................................................................................................... 34
1.3.5 Diagnostic de fautes .......................................................................................................35
1.3.5.1 Diagnostic de fautes de collage simple ............................................................................... 37
1.3.5.2 Diagnostic de fautes de court-circuit................................................................................... 37
1.3.5.3 Diagnostic des chaînes de Scan........................................................................................... 38
1.3.5.4 Diagnostic au niveau cellule ............................................................................................... 42
1.3.5.4.1 Flot général de Diagnostic ............................................................................................. 42
1.3.5.4.2 Etat de l’art du Diagnostic ATPG au