Architecture des ordinateurs 2005 Informatique et technologies de l'information Hautes Etudes d'Ingénieur (Lille)

Jean-Marie

Description

Examen du Supérieur Hautes Etudes d'Ingénieur (Lille). Sujet de Architecture des ordinateurs 2005. Retrouvez le corrigé Architecture des ordinateurs 2005 sur Bankexam.fr.

Sujets

• 2005

Informations

• Publié par: bankexam
• Publié le: 09 août 2008
• Nombre de lectures: 138
• Langue: Français

Extrait

HEI3ITI

Le 1 février 2005

Devoir surveillé

Durée : 2 heures

Feuille manuscrite recto simple à joindre à la copie

Avec calculatrice

1

Nom : ……………………………..

Prénom

:……………………….

Vous répondrez sur les feuilles de l’interrogation,

Répondez aux questions posées, si il est demandé 3 technologies de résistance n’en mettez

pas plus, en cas d’erreur la note serait diminuée. Indiquez les unités utilisées. Soignez vos

réponses (écriture et schéma)

Architecture des ordinateurs

Q1 :

Indiquez les réponses aux questions suivantes, renseignez les flags : Carry, Overflow et Sign.

Pour simplifier l’écriture les nombres sont donnés en hexadécimal. N’oubliez pas que l’UAL

travaille sur des chiffres binaires, elle ne sait pas si vos nombres sont écrits en binaire naturel,

complément à 2 ou sont signés.

(83)h + (92)h = ……………………………………….………………………….

Carry=…………………

Overflow=…………………

Sign=…………………

(82)h + (8E)h = …………………………………………………………………….

Carry=…………………

Overflow=…………………

Sign=…………………

(E5)h + (14)h = …………………………………………..………………………….

Carry=…………………

Overflow=…………………

Sign=…………………

Q2 :

Traitez les soustractions suivantes par la méthode du complément à 2 (complément vrai ou

complément à la base). Indiquez les différentes opérations effectuées.

1) (0011 1111)

2

- (0000 1101)

2

=

………………………………………………………………………………………………………………………………………….

………………………………………………………………………………………………………………………………………….

………………………………………………………………………………………………………………………………………….

………………………………………………………………………………………………………………………………………….

………………………………………………………………………………………………………………………………………….

1.5

2.0

HEI3ITI

Devoir surveillé d’architecture des ordinateurs

Le 1 février 2005

2

2) (0010 0000)

2

– (0111 1001)2 =

………………………………………………………………………………………………………………………………………….

………………………………………………………………………………………………………………………………………….

………………………………………………………………………………………………………………………………………….

………………………………………………………………………………………………………………………………………….

………………………………………………………………………………………………………………………………………….

Q3 :

Citez 2 interfaces standard de connexion de disque dur ?

Q4 :

Pour pouvoir ajouter 2 nombres dans le codage IEEE 754-2, il faut :

•

Des exposants identiques, si ce n’est pas le cas il faut procéder au décalage de la mantisse du nombre le plus petit

•

Additionner les 2 mantisses

•

Normaliser le résultat si nécessaire

Donnez le résultat de l’addition des 2 nombres suivants (ils utilisent le codage IEEE 754-2)

0

1

0

0

1

0

1

1

0

1

1

1

0

1

1

0

0

0

0

1

0

0

0

0

0

0

0

0

0

1

1

1

0

1

0

0

1

1

0

1

1

1

1

1

1

1

1

0

0

0

0

0

0

0

0

0

1

0

0

1

1

1

1

1

0.5

2.0

HEI3ITI

Devoir surveillé d’architecture des ordinateurs

Le 1 février 2005

3

Q5 :

Dessinez suivant la norme la représentation d’une mémoire de 8 mots de 4 bits. La validation

du boîtier se fait sur un niveau 0. La demande de lecture et la demande d’écriture sont sur le même fil

avec une validation d’écriture sur un 0 et une validation de lecture sur un 1.

Q7 :

On désire réaliser une mémoire de 2 mots de 8 bits au moyen d’un élément de base de 1 mot

de 4 bits. Cet élément de base dispose en outre d’un chip select valide sur niveau bas et d’un signal

de lecture et d’écriture commun avec lecture sur un niveau à 1 et écriture sur un niveau à 0. Donnez

le schéma de câblage de cette mémoire et indiquez tous les signaux de commande nécessaires.

2.0

2.0

HEI3ITI

Devoir surveillé d’architecture des ordinateurs

Le 1 février 2005

4

Q9 :

Quel est le débit maximal, pour chaque média, d’un graveur de DVD qui porte les indications

suivantes :

Type

DVD +R

DVD -R

DVD RW

CD R

CD RW

Vitesse

x 8

x 4

x 2,4

x 52

x 8

Débit

Q10 : Quel est le rôle de la mémoire cache ? De quel type de mémoire est elle composée ?

………………………………………………………………………………………………………………………………………….

………………………………………………………………………………………………………………………………………….

………………………………………………………………………………………………………………………………………….

Q11 : Quelle est la valeur d’une résistance qui porte les anneaux de couleur suivants :

jaune violet rouge il existe un autre anneau décalé de couleur or?

………………………………………………………………………………………………………………………………………….

Q12 : Dessinez le cycle d’exécution d’une instruction ?

Q13 : Nommez 3 ports externes distincts, en précisant pour chacun un périphérique (un seul,

différent pour chaque port) l’utilisant.

Nom du port

Périphérique

Port 1

Port 2

Port 3

1.0

1.0

0.5

1.0

1.0

HEI3ITI

Devoir surveillé d’architecture des ordinateurs

Le 1 février 2005

5

Q14 : Que signifie UAL ? Dessinez sa représentation normalisée et faites apparaître les flux ou

signaux entrant et sortant.

…U………………………………A………………………………………L………………………………….

Q15 : Nous disposons d’une capacité d’adressage de 1 M pour des mots de 8 bits. Disposez à

l’intérieur de cette gamme d’adresses possibles les composants suivants :

2 pavés de mémoire ROM de 64 Ko chacun, organisés en mots de 4 bits

3 barrettes de mémoire RAM de 32 Ko chacune, organisées en mots de 8 bits

2 barrettes de mémoire RAM de 128 Ko, organisée en mots de 8 bits

La mémoire ROM devant se situer dans la partie la plus basse de l’adressage.

La mémoire RAM commençant elle à l’adresse la plus haute, de plus chacun des deux blocs

mémoires doit former un espace contiguë. (pas de trou)

Représentez le mapping et indiquez pour chaque composant mémoire la plage d’adresse de

validation de son boîtier.

(répondre au dos de la feuille)

1.5

3.0

HEI3ITI

Devoir surveillé d’architecture des ordinateurs

Le 1 février 2005

6

Q16 : Dessinez l’automate complet de l’UCC répondant à une machine de Wilkes.

Sur les schémas ne pas oublier d’indiquer le nombre de fils formant un bus. Nous prendrons

comme convention que A0 représente le bit de poids faible du bus d’adresse, de la même

façon D0 représente le bit de poids faible du bus de données. Soignez vos schémas, utilisez

une représentation bus identique à celle de Capture-Orcad

.

5.0

Note :