Etude en radiofréquences de transistors à effet de champ MOS partiellement désertés en technologie

De
Publié par

METHODE DE CARACTERISATION MICRO-ONDES DES MOSFET SOI Chapitre II : Méthode de caractérisation micro-ondes des MOSFET SOI Le chapitre précédent introduit les principales notions relatives au MOSFET et à son fonctionnement en polarisation statique. Après avoir décrit le comportement général des MOSFET SOI, les phénomènes physiques intrinsèques dominants lorsque les dimensions du transistor diminuent sont explicités ainsi que les effets liés à la structure SOI. Ainsi, le chapitre précédent indique les zones de fonctionnement où la théorie classique des transistors à canal long ne s'applique plus. Le chapitre IV s'appuiera sur cette étude et les résultats de mesure afin d'évaluer les interactions entre les phénomènes physiques liés au MOSFET SOI partiellement déserté et son comportement en régime analogique petit signal micro-ondes. Auparavant, il est nécessaire de donner des éléments d'information concernant les techniques de mesure et de caractérisation des MOSFET SOI fonctionnant dans le domaine des micro-ondes. Par conséquent, le premier objectif de ce chapitre est d'expliquer la méthode retenue pour la mesure des caractéristiques des MOSFET SOI dans les micro-ondes parmi les méthodes de mesure des dispositifs en petit signal. Cette méthode est décrite dans la première partie de ce chapitre. Ensuite, à partir des résultats de mesure, il est nécessaire de caractériser la structure du MOSFET SOI partiellement déserté par rapport à un modèle ...
Publié le : samedi 24 septembre 2011
Lecture(s) : 36
Nombre de pages : 37
Voir plus Voir moins
METHODE DE CARACTERISATION MICRO-ONDES DESMOSFET SOI
Chapitre II : Méthode de caractérisation micro-ondes des MOSFET SOI
Le chapitre précédent introduit les principales notions relatives au MOSFET et à son fonctionnement en polarisation statique. Après avoir décrit le comportement général des MOSFET SOI, les phénomènes physiques intrinsèques dominants lorsque les dimensions du transistor diminuent sont explicités ainsi que les effets liés à la structure SOI. Ainsi, le chapitre précédent indique les zones de fonctionnement où la théorie classique des transistors à canal long ne s'applique plus. Le chapitre IV s'appuiera sur cette étude et les résultats de mesure afin d'évaluer les interactions entre les phénomènes physiques liés au MOSFET SOI partiellement déserté et son comportement en régime analogique petit signal micro-ondes. Auparavant, il est nécessaire de donner des éléments d'information concernant les techniques de mesure et de caractérisation des MOSFET SOI fonctionnant dans le domaine des micro-ondes. Par conséquent, le premier objectif de ce chapitre est d'expliquer la méthode retenue pour la mesure des caractéristiques des MOSFET SOI dans les micro-ondes parmi les méthodes de mesure des dispositifs en petit signal. Cette méthode est décrite dans la première partie de ce chapitre. Ensuite, à partir des résultats de mesure, il est nécessaire de caractériser la structure du MOSFET SOI partiellement déserté par rapport à un modèle comportemental. Ainsi, le modèle comportemental choisi est décrit dans la seconde partie de ce chapitre qui s'achève sur la méthode de caractérisation choisie. Enfin, la dernière partie de ce chapitre situe, en terme de performances comme par exemple les gains ou les fréquences de coupure, les MOSFET SOI partiellement désertés en technologie 0,13 µm par rapport aux autres technologies.À noter que les aspects liés au bruit électronique seront abordés dans le chapitre suivant.
1- La réponse fréquentielle
Soit un dispositif polarisé en statique dans un régime de fonctionnement spécifique, la réponse fréquentielle est l'analyse du signal reçu en sortie d'un dispositif lorsque celui-ci est excité en entrée par un signal complexe analogique de faible amplitude.i(ω) etv(ω) correspondent respectivement à une excitation analogique en courant et en tension, dépendant de la pulsationωdu signal. Ainsi, en appliquant un signalX(ω) end'un élément à analyser, une partie du entrée signal,X'(ω), est réfléchie en direction du générateur tandis que l'autre partie, Y(ω) reçue par la charge, est amplifiée ou atténuée. Le dispositif peut être vu comme une boîte noire dont les fonctions de transfert intrinsèques renseignent de son comportement analogique. Chaque lieu de polarisation ou port est référencé à un autre point qui agira comme une‛‛masse analogique ou une référence. Cette masse peut être à un potentiel non nul. Suivant les besoins de l'étude, les fonctions de transfert correspondent aux paramètresZ,Y,H,A,T, ouSdu dispositif à N ports (voir annexe III). N peut être supérieur à 2. Les dispositifs étudiés dans ce mémoire sont polarisés dans divers régimes de fonctionnement. La source correspond à la masse analogique. Ainsi, les MOSFET SOI sont à source commune. La grille et le drain constituent les deux ports.
89
CHAPITREII 1.1 Le signal analogique micro-onde
En analogique micro-onde, un signal émis à l'entrée d'un dispositif est en partie transmis par le dispositif[1]. Le reste est réfléchi en direction du générateur. Le coefficient de réflexion,Γ, s'exprime parvréfléchi/v1ciinntde. À noter que le taux d'ondulation, VSWR, correspond au rapport (1+|Γ|)/(1-|Γ lorsqu'il n'y a pas d'ondulation d'amplitude sur le signal émis|). Ce taux vaut 1 (pas de réflexion), etlorsque cette ondulation est importante (réflexion complète). À partir de la connaissance deΓ, il est possible de construire le diagramme de Smith. Ce diagramme est employé pour définir le caractère inductif ou capacitif de l'étage réflecteur du dispositif étudié[2]. Les caractères inductifs ou capacitifs deviennent dominant lorsqueΓ>0 etΓ<0 respectivement. Γ=-1, 0, +1correspondent respectivement à un court-circuit, circuit adapté et un circuit ouvert.À partir des radio-fréquences, c'est-à-dire au-delà d'une dizaine de MHz, la mesure des dispositifs présentant un comportement proche du court-circuit ou du circuit ouvert devient difficile, comme par exemple la mesure d'un signal envoyé sur la grille d'un MOSFET à source commune. Une solution est l'emploie de lignes d'adaptation mais ceux-ci peuvent perturber la mesure et rendre instable le dispositif à mesurer. En plus, l'adaptation s'effectue que pour une fréquence donnée. Une autre possibilité est la mesure des paramètres S. Les paramètres S ont été introduits en 1960 et 1961 par J. K. Hunton[3]et D. C. Youla[4], et ont été généralisés par K. Kurokawa en 1965[5]. Les paramètres S correspondent au rapport entre une onde incidente d uissancea=v+Z0iet une onde réfléchieb=vZ0i. e p2 Re(Z0)2 Re(Z0) v etiles tensions et courants circulant dans le port étudié.  sontRe(Z0) est la partie réelle de l'impédance caractéristique de la source ou de la charge.Z0est défini à 50.a2etb2représente la puissance de l'onde[6]. Un dispositif 2 ports est décrit par les paramètres par :  b1=S11a1+S12a2 b2=S21a1+S22a2Les indices 1 et 2 correspondent au port 1 ou 2 du dispositif étudié. Un diagramme de fluence est donné à l'annexe III afin d'expliquer le comportement des paramètresSdans un quadripôle. 1.2 Les moyens de mesures
La mesure des paramètresS d'un dispositif utilise un analyseur spécifique : l'analyseur vectoriel de réseaux ou‛‛Network Analyser ou VNA, voir figure 1. Cet analyseur estVector composé[7]d'une source qui génère le signal incident. La source est un étage VCO/PLL2. Ensuite, un dispositif de séparation permet de scinder le signal à la sortie de la source en trois parties : le signal de référence pour le calcul des paramètresaetb, le signal incident envoyé au dispositif sous test ou DUT3et le signal réfléchi ou transmis. Cet étage est réalisé à l'aide de ponts et coupleurs directionnels, et de diviseurs de puissance. Des étages de réception assurent ensuite des tâches de traitement afin d'ajuster le signal mesuré par rapport au calibrage et le mettre en forme pour afficher, sauvegarder, et transmettre les données. 1Le coefficient de réflexion présenté ici est, en toute rigueur le coefficient de réflexion en tension. Celui-ci peut être également défini en courant ou en puissance. Cependant, pour ce dernier cas, sa valeur a la dimension du carré de la valeur du coefficient de réflexion en tension. C'est-à-dire que dans le calcul du VSWR, il faudra utiliser Γpuissanceà la place deΓ. 2VCO =‛‛Voltage-Controlled Oscillator ou oscillateur contrôlé par tension.  PLL =‛‛Phase Loop Locked ou boucle à verrouillage de phase. 3DUT =‛‛Device Under Test ou dispositif sous test.
90
METHODE DE CARACTERISATION MICRO-ONDES DESMOSFET SOI
Traitement Données Affichage sauvegardées Détecteur & calibrage Réception (R) (A) Séparation du (B) signal
 Inciden Réfléchi Transmis  Source  Dispositif  sous test  (DUT) Figure 1 : Schéma bloc du fonctionnement d'un VNA 1.3 Le calibrage
La figure 2 représente le banc de mesure utilisé pour l'étude des dispositifs par des paramètresSvectoriel de réseau sont reliés au DUT par des câbles. Les deux ports de l'analyseur et des connecteurs à faibles pertes. Un appareil relié au VNA assure la polarisation statique du DUT. 10 8 6 4 2 0 2 4 6 8 10 Fréquence ezH nDC 810N 6 4 2 0 2 4 6 8 01 rFéqeunece  nzH  B B'  2 PortPort 1  Connecteurs sondes + DUT Sondes RF A A' Figure 2 : Schéma du banc pour la mesure des paramètres S du DUT La mesure des dispositifs s'effectue sur des tranches de silicium. Pour transmettre le signal, des sondes relient les câbles aux plots de mesure situés sur la plaque de test. Le signal analogique doit donc traverser plusieurs éléments depuis la source pour arriver au niveau du DUT. Ceux-ci impliquent des pertes qui affectent le niveau de puissance du signal émis et reçu. Afin de prendre en compte ces différents phénomènes, il est nécessaire de calibrer le banc avant d'effectuer la mesure[8,9]. Pour cela, des mesures sont effectuées sur des motifs standard dont la réponse fréquentielle est connue. Ensuite, un algorithme de calcul estime les paramètres d'erreur qui sont soustraits à la mesure.
91
CHAPITREII Toutes les techniques pour calibrer un banc de mesure de paramètres S utilisent au moins trois des quatre motifs suivant : un motif circuit ouvert ou‛‛open, un motif court-circuit ou ‛‛short, une charge adaptée ou‛‛load et une ligne de transmission ou‛‛thru line. Ces motifs sont illustrés à la figure 3. Ces techniques de calibrage peuvent être regroupées en deux catégories. La première est basée sur la mesure des motifs de calibrage et la réponse d'après leur modélisation. La seconde méthode traite directement les coefficients de réflexion et de transmission de la ligne de transmission. Pour cette dernière technique, la connaissance des caractéristiques des motifs n'est pas obligatoire. Des motifs non précis peuvent être employés sans détériorer l'intégrité du calibrage.  a) b) c) d) Figure 3 : Structures utilisées pour les différentes techniques de calibrage; a) motif‛‛open; b) motif‛‛short; c) motif‛‛thru line; d) motif‛‛load . Après le calibrage, les plans de référence, c'est-à-dire la frontière séparant les éléments calibrés du DUT, se situent au bout des sondes. 1.3.1 SOLT
La méthode SOLT (Short Open Load Thru) utilise les quatre standards présentés à la figure 3. Cette technique nécessite de trouver les 12 termes d'erreurs impliqués par l'appareillage de mesure à partir de la connaissance des caractéristiques des quatre motifs. Le principal inconvénient de cette méthode populaire est l'obtention d'une bonne estimation des paramètres caractérisant les motifs. Une erreur sur l'estimation de ces paramètres entraîne une forte erreur du placement de ces standards sur l'abaque de Smith. À noter que pour une mesure sur un seul port, seuls les motifs‛‛short,‛‛open et‛‛load sont utilisés. 1.3.2 TRL/LRM
Le calibrage TRL[10](Thru Reflect Line) repose sur les caractéristiques de la seconde ligne de transmission. Son impédance caractéristiqueZ0 détermine l'impédance caractéristique de l'ensemble du système de mesure. Celle-ci doit donc être définie précisément. Cette technique se base également sur la recherche les 12 termes d'erreur par l'intermédiaire de 16 mesures. Les motifs de réflexion doivent être identique sur les deux ports soit en utilisant des motifs‛‛short soit des motifs‛‛open. Un avantage de la TRL est que les motifs de réflexion ne doivent pas être obligatoirement parfait mais avoir|Г|~1. Cette méthode est intéressante pour des mesures au-delà de 15 GHz. De meilleurs résultats sont obtenus par rapport à la méthode SOLT. Un inconvénient est que la TRL limite la plage fréquentielle de mesure. Par rapport à la première ligne, la seconde ligne de transmission doit avoir une longueur supplémentaire égaleλ/4 à la fréquence centrale, soit un déphasage de 90°. Lorsque la longueur de l'onde se rapproche deλouλ/2, les deux lignes sont électriquement identiques. Autrement dit, cela revient à mesurer deux fois la même ligne de transmission et donc, des informations sont manquantes pour traiter les erreurs. Le déphasage en fonction de la fréquence de la seconde ligne de transmission est restreint à 20° et 160°. Ceci implique une plage de fréquence d'utilisation maximale égale à 8 fois la fréquence minimale[11]. Les équations sont données à l'annexe II. Pour des mesures dans une plus large gamme de
92
METHODE DE CARACTERISATION MICRO-ONDES DESMOSFET SOI fréquence, la solution est d'utiliser plusieurs lignes de transmission[12]. D'autres techniques de calibrage sont issues de la TRL[13,14]comme la TRA, TSD, LRL[15], LRRM4. La technique LRM est également une méthode dérivée du calibrage TRL. La seconde ligne de transmission est remplacée par un motif d'adaptation qui impose l'impédance de référence. Par cette méthode, il est possible de s'affranchir de la limitation de bande de fréquence engendrée avec la seconde ligne de transmission dans le cas de la TRL. Les performances de la TRL par rapport au calibrage SOLT sont conservées. 1.3.3 Méthode de calibrage choisie et Précautions à prendre pour la mesure
La méthode de calibrage LRM est apparue comme la plus fiable et la plus simple à développer. En effet, après le calibrage du banc de mesure, plusieurs motifs différents de ceux employés lors du calibrage sont mesurés afin de révéler tous problèmes lors du calibrage. Les motifs testés sous pointes proviennent de différents fournisseurs de kits de calibrage. Ces motifs sont constitués de lignes de transmission de longueurs différentes et de motifs circuit ouvert, court-circuit et charges 50 Ohm. Ainsi, à l'aide d'un calibrage LRM, il est aisé d'obtenir des performances inférieures ± 0,05 dB pour les paramètresS12etS21d'une ligne de transmission, sur toute la plage de mesure, alors que pour un calibrage SOLT, ces performances se situent autour de ± 0,2 dB. De plus, la répétitivité des mesures est accrue à l'aide d'un calibrage LRM, par rapport à un calibrage SOLT. Lors de la mesure de dispositifs fonctionnant dans les micro-ondes, quelques précautions sont nécessaires afin de s'affranchir de bruits parasites extérieurs supplémentaires. Il faut[16,17]: Veiller à un bon équilibre thermique pendant tout le temps des mesures (Tamb<1 °K). Utiliser des connecteurs propres et non endommagés. Employer des câbles protégés. salle protégée des champs électriques extérieurs émis par les appareillagesUtiliser une sans fil comme les téléphones mobiles ou les réseaux sans fils. Limiter les émissions électromagnétiques à l'intérieur de la salle, provenant des appareils de mesure, des lampes électriques, des appareils RF domestiques. Éliminer les vibrations mécaniques au niveau du contact entre les sondes et la plaque de test. À noter que conjointement à une caractérisation en petit signal, une étude du bruit électronique a été menée. Les méthodes traitées dans cette première partie seront utilisées afin de déterminer les caractéristiques du banc de mesure de bruit et de s'affranchir des pertes liées à l'appareillage de mesure.
4= Ligne Reflect Line; LRRM = Line = Thru Reflect Attenuator; TSD = Thru Short Delay; LRL  TRA Reflect Reflect Match
93
CHAPITREII 2- Extraction de paramètres
Épluchage + corrections
Modèle petit signal
Estimation des éléments intrinsèques
L'objectif de cette partie est de donner les techniques nécessaires à la caractérisation des MOSFET SOI partiellement déserté. En s'appuyant sur des modèles comportementaux en petit signal, l'extraction des paramètres s'effectue en plusieurs étapes comme il est illustré à la figure 4. Caractérisation Mesure Estimation des éléments extrinsèquesgm gdsT maxAv() Figure 4 : Diagramme reflétant la chronologie à suivre pour l'étude des paramètres petit signal des transistors. La première étape qui suit la mesure, consiste à éliminer les effets des lignes d'accès et des plots de contact. Cette étape est communément appelée épluchage ou‛‛de-embedding. Ensuite, les éléments extrinsèques au transistor, comme les capacités équivalentes entre la grille, la source et le drain, sont évalués par une méthode d'ajustement de courbes. Après avoir vérifié les valeurs obtenues précédemment, une autre phase d'ajustement de courbes assure l'estimation des paramètres intrinsèques du MOSFET SOI partiellement déserté. À la suite d'une seconde vérification du modèle impliquant tout les paramètres extraits, il est possible d'analyser les valeurs des éléments extraits commegds,gm mais également les paramètres de mérite comme les fréquences de transfert.
94
Vérification Estimation des erreurs
METHODE DE CARACTERISATION MICRO-ONDES DESMOSFET SOI 2.1 L'épluchage Les dispositifs mesurés sont composés du transistor enfouis sous plusieurs couches de métallisation et d'oxyde comme celui qui est représenté à la figure 5-a. Ces métallisations regroupent les lignes d'accès et les plots de contact à la surface de la plaque de test. Afin d'éliminer les contributions de ces éléments sur la mesure, une méthode d'épluchage des données, ou‛‛anglais, est appliquée. L'objectif est d'obtenir des données mesurées dude-embedding en transistor affranchies des perturbations induites par ces lignes d'accès. Les effets de ces éléments ont principalement un comportement résistif, inductif et capacitif, ce qui est illustré à la figure 5-b. Transistor sous tes S S G D S S  Plans de  référence après  calibrage  a) b) Figure 5 : Représentations du MOSFET SOI avec ses lignes d'accès et ses plots. a) Dessin du MOSFET SOI avec deux niveaux de métallisation, les échelles ne sont pas respectées. B) Schéma équivalent des plots et lignes d'accès avec leurs contributions. Ces phénomènes parasites sont pris en compte et éliminés en utilisant des motifs passifs présents sur la plaque de test. Ces structures sont des motifs de type circuit ouvert, court circuit ou ligne de transmission dont le dessin des plots et des lignes d'accès est identique à celui des transistors mesurés, voir figure 6.  a) b) c) d) Figure 6 : Motifs employés pour l'épluchage. a) motif circuit ouvert ou‛‛Open; b) motif court-circuit ou‛‛Short; c) ligne de transmission ou‛‛Thru; d) charges adaptées ou‛‛Load. À partir de la mesure du comportement en petit signal des plots et des lignes d'accès, leurs contributions à la mesure du DUT sont éliminées en appliquant une simple soustraction matricielle des paramètresYouZmesurés de ces motifs à ceux du DUT. Les paramètresYetZsont définis à l'annexe III. Le modèle du dispositif sous test avant épluchage est représenté à la figure 7. Ce modèle prend en compte les effets résistifs et inductifs dus aux contact des sondes, aux plots et aux lignes daccès. La figure 7 illustre également les contributions capacitives introduites par les lignes de champ qui se propagent d'un plot ou une ligne d'accès à un autre par l'intermédiaire de l'aire ou des oxydes.  95
CHAPITREII Contribution des  plots et lignes G' D'd'accès GD Transistor  étudié S S' S'  Quadripôle 1 FET Quadripôle 2  DUT Figure 7 : Schéma, sous forme de quadripôle, représentant le transistor étudié entouré des effets liés aux plots de contact et aux lignes d'accès. Dans la suite de cette partie, [Xxxx] fait référence à la matrice des paramètresS,YouZdu dispositif repéré par l'indicexxx. Les dispositifs DUT,‛‛Open,‛‛Short et FET font références, respectivement, aux dispositifs sous test, aux motifs circuit-ouvert, aux motifs court-circuit et aux transistors étudiés (où les effets des lignes et des plots ont été supprimés). Plusieurs techniques d'épluchage permettent de s'affranchir en partie de ces effets parasites dans les dispositifs sous test. Ces méthodes sont au nombre de sept. Elles peuvent être classées suivant leur difficulté de calcul et/ou de mise en place dans le traitement des mesures. Afin de permettre au lecteur une plus grande souplesse dans l'analyse de ses résultats, ces techniques sont listées ci-après par ordre de complexité, d'après[8,18]. 1. Motif circuit-ouvert uniquement La mesure du motif‛‛Open permet d'évaluer les admittances parallèles. Ces admittances sont liées à des effets capacitifs, entre les plots signal/masse et signal/signal, dus à l'oxyde, à l'air et au substrat. À partir des paramètresY motif du‛‛Open, les paramètres du FET sont déterminés selon : [YFET] =YDUT] −YOpen (1) Cette méthode est essentiellement employée pour supprimer grossièrement les effets des lignes dans les circuits analogiques. 2. Structure‛‛Open et‛‛Short En plus des admittances de shunt, des effets de type résistif dues aux plots de contact et aux lignes d'accès s'ajoutent aux pertes. La mesure du motif‛‛Short prend en compte ces effets qui seront éliminés grâce à lui. En insérant les paramètresZmotif Short dans (1), la techniquedu de "de-embedding devient : Zi] =ZDUT] −ZShort] Yp⎦⎤=1⎣⎡ZOpen− [ZShort] (2) [YFET] =1[Zi] −⎣⎡Yp⎦⎤ [Zi] et [Yp] sont des étapes intermédiaires afin d'éliminer les effets résistifs pour le motif‛‛Open et le dispositif sous test. Cette méthode donne d'assez bon résultat par rapport à la méthode précédemment citée[19,20], sauf lorsque les résistances de contact des sondes ne sont pas reproductibles. 96
METHODE DE CARACTERISATION MICRO-ONDES DESMOSFET SOI Une autre méthode consiste à supprimer d'abord les effets capacitifs des lignes et des plots. La technique se déroule ainsi[21]: ⎣⎡Yp⎦⎤=YDUT] −⎣⎡YOpen⎦⎤ [Zi] =1[YShort] −YOpen (3) [ZFET] =1⎣⎡Yp⎦⎤− [Zi] Ces deux procédés mettent en évidence la notion d'épluchage. En effet, en fonction des flèches placées à gauche et à droite du dispositif sous test à la figure 7, la suppression des effets parasites s'effectue de l'extérieur vers l'intérieur du DUT, étape par étape. 3. Structure‛‛Open,‛‛Short et‛‛Thru L'utilisation d'un motif‛‛Thru dans la méthode précédente améliore la suppression des impédances liées aux lignes d'interconnexion. Un premier "de-embedding, suivant la méthode précédente, est appliqué aux mesures des paramètresYdu‛‛Thru. Ensuite, un coefficientηest évalué en estimant le rapport entre la longueur totale de la ligne de transmission et la longueur de la partie de la ligne enjambant le transistor. Ce coefficient est employé afin d'évaluer l'erreur commise par les lignes d'accès, non prise en compte par les méthodes précédentes. Cette technique se termine en supprimant cette dernière erreur à la mesure des paramètres du DUT. Cette méthode nécessite de connaître le dessin des motifs de correction. 4.Quadripôle 2-port d'un motif‛‛Thru Les paramètresS motif du‛‛Thru sont transformés afin d'obtenir les paramètresT de deux quadripôles placés respectivement en entrée et en sortie du transistor[11], voir annexe III. Chaque quadripôle, illustré à la figure 7, correspond aux contributions des interconnexions et des plots d'accès sur la mesure, en entrée et en sortie du DUT. Les deux quadripôles sont constitués d'éléments passifs et sont, par hypothèse, identiques. Le principal inconvénient de cette méthode est lié à la longueur de la ligne de transmission enjambant le transistor. L'erreur commise produit une surestimation des pertes des interconnexions[22]. Les plans de référence sont ramenés au centre du motif‛‛peut être apportée à l'aide d'une simulationThru. Une amélioration électromagnétique 4-port des plots et des lignes d'accès[23]. Le principal inconvénient est la bonne maîtrise de leur dessin. Il existe, également, une technique d'épluchage pour le bruit, reposant sur l'estimation des quadripôles parasites d'entrée et de sortie[24]. Cette méthode sera décrite dans la seconde partie de ce chapitre. 5. Méthode à 3 étapes Cette méthode requiert l'utilisation de 4 standards, c'est-à-dire un motif‛‛Open, un motif ‛‛Thru et deux motifs‛‛Short. Trois étapes sont nécessaires dans l'épluchage des données. La première étape consiste à supprimer les effets des admittances de shunt sans l'admittance de couplage, entre l'entrée et la sortie du transistor. Les impédances sont, ensuite, éliminées. Enfin, l'impédance de couplage est supprimée[25,26]. 6. Méthode à 4 étapes Cette technique est une version améliorée de la méthode précédente[19]. En plus des trois phases, une étape initiale est réalisée afin d'estimer les effets liés à la différence de contact des sondes, entre les motifs en or du substrat de calibrage et les motifs en aluminium des plots d'accès. Cinq motifs sont nécessaires sur la plaque de test. 7. TRLon-wafer Toutes les méthodes précédentes reposent sur la modélisation des plots et des lignes d'accès en paramètresZouY. Une dernière technique consiste à réaliser un calibrage directement
97
CHAPITREII sur la plaque de test. À la suite d'un calibrage du banc de mesure grâce à un substrat de calibrage, les plans de référence sont placés aux bouts des sondes. Lorsque les sondes sont en contact avec le dispositif sous test, ce plan de référence se situe aux niveaux G/S et D/S sur la figure 7, avant la résistance de contact. Un second calibrage TRL peut être appliqué, afin de rapprocher les plans de référence aux frontières du transistor, c'est-à-dire au niveau de G'/S' et de D'/S' à la figure 7. Les motifs de correction utilisés sont dessinés sur la plaque de test[27]. Le principal inconvénient de cette méthode est lié à l'algorithme de la TRL. Il fait intervenir une charge adaptée ou un motif ‛‛s'effectue sur un substrat silicium à pertes, il est nécessaireLoad. Or, étant donné que l'étude de corriger l'impédance de référence par rapport à l'impédance distribuée du motif‛‛Load de la 8] plaque de test[2. 8. Méthode choisie La figure 8-a et la figure 8-b indiquent les variations des paramètres S11et S21en fonction de la fréquence d'un MOSFET SOI partiellement déserté à‛‛body flottant à la suite de plusieurs méthodes d'épluchage. Ainsi, la méthode qui n'utilise que le motif court-circuit ne permet pas d'éliminer les effets capacitifs qui sont majoritaires. Les méthodes décrites au paragraphe2.donnent de bonnes approximations du comportement du MOSFET SOI après élimination des éléments d'accès, voir la figure 8-a et la figure 8-b. Wtotal=60 µm  a) b) Figure 8 : Résultats de différentes techniques d'épluchage appliquée aux paramètres S d'un MOSFET SOI partiellement déserté à‛‛body flottant. a) paramètres S11;a) paramètres S12. Cependant, à partir de l'estimation du gain en puissance de Mason donné à l'annexe IV, la fréquence maximal d'oscillation,fmax, est plus élevée en utilisant la technique décrite aux équations (3) que pour celle donnée par les équations (2), voir figure 9. En fait, la méthode exprimée par les équations (3) permet d'éliminer plus d'effets capacitifs. La méthode utilisant uniquement un motif ‛‛short sous-évaluefT. De plus, concernant les méthodes exprimées par les équations (2) et (3),fTest évalué à la même valeur. Ainsi, la méthode d'épluchage choisie correspond à celle décrite par les équations (3).
98
METHODE DE CARACTERISATION MICRO-ONDES DESMOSFET SOI
Lg= 0.12 µmWtotal= 60 µm Vgs= 0,4 V &Vds= 1 V
Légende: * Motif‛‛open  eq.(1) +Motifshort Motif‛‛short puis‛‛open eq.(2) Motif‛‛open puis‛‛short eq.(3)
Figure 9 : Evolution des fréquences de coupures fT et fmax en fonction de Vsg utilisant différentes méthodes d'épluchage en appliquée aux paramètres S d'un MOSFET SOI partiellement déserté à‛‛body flottant.
2.2 Correction des erreurs liées aux lignes d'accès
La technique du‛‛de-embedding décrite au paragraphe précédent assure l'élimination des effets inductifs et capacitifs apportés à la mesure par les plots et les lignes d'accès. Cependant, en fonction du dessin des motifs de correction, cette méthode ne parvient pas à éliminer la globalité des effets parasites impliqués par les lignes d'accès. Il est donc nécessaire d'user d'une autre technique supplémentaire afin d'évaluer complètement ces admittances parasites supplémentaires, Ypad. Elles sont déterminées à partir d'un modèle de ligne co-planaire. Sachant qu'elles sont indépendantes de la polarisation mais qu'elles varient en fonction de la largeur de grille totale, Wtotald'employer une des techniques suivantes :, il est possible En déplétion profonde, c'est-à-direVgs=0 V etVds=0 V, la pente de Im(Yxx(ω)) est extraite à l'aide d'une régression linéaire jusqu'à une vingtaine de GHz, voir figure 10-a. Au-delà, les effets liés aux inductances séries deviennent dominants[29]. Ensuite, les effets capacitifs des lignes d'accès, àWtotal=0 sont déterminées à partir des variations de ces valeurs en fonction deWtotal, voir figure 10-b. Les effets capacitifs des lignes d'accès sont extraits de la même façon mais pour la polarisation :Vgs>>VthetVds=0 V[30], voir figure 10-b. Sur la figure 10, les valeursWfetNfcorrespondent à :Wtotal=Wf·Nf. Leur définition sera donnée au prochain paragraphe.
99
Soyez le premier à déposer un commentaire !

17/1000 caractères maximum.