Etude en radiofréquences de transistors à effet de champ MOS partiellement désertés en technologie

De
Publié par

INTRODUCTION INTRODUCTION Dans nos sociétés modernes, les communications sont un enjeu important pour nos activités quotidiennes. Les liaisons satellitaires ou terrestres, entre appareils ou individus constituent le flot journalier des transmissions. Afin d'assurer ces échanges, le signal analogique devient le relais de la parole, de l'image et des données. Avec l'augmentation de la quantité d'information à véhiculer, l'électronique analogique qui est le support du signal doit faire face à des contraintes imposées par la nature de l'échange, de l'utilisateur et la physique. Ainsi, les systèmes nécessitent une forte intégration de ses composants afin d'assurer des opérations de plus en plus complexes sur les signaux numériques et analogiques. Ceci impose par conséquent une bonne adéquation entre les zones de traitement du signal numérique et les éléments analogiques, réalisés dans la même puce. Concernant la mobilité et l'autonomie des systèmes électroniques, leur consommation énergétique doit être faible pour permettre une alimentation par des batteries peu volumineuses. Enfin, la réalisation des circuits requiert l'optimisation de leurs constituants sans dégrader leurs performances. Ceci nécessite de minimiser les pertes liées aux lignes de transmission, aux divers effets de couplage et au bruit électronique. Afin de satisfaire toutes ces conditions, les caractéristiques de ces systèmes s'appuient sur [1,2]des normes définies en fonction de ...
Publié le : samedi 24 septembre 2011
Lecture(s) : 40
Nombre de pages : 13
Voir plus Voir moins

INTRODUCTION

INTRODUCTION
Dans nos sociétés modernes, les communications sont un enjeu important pour nos
activités quotidiennes. Les liaisons satellitaires ou terrestres, entre appareils ou individus
constituent le flot journalier des transmissions. Afin d'assurer ces échanges, le signal analogique
devient le relais de la parole, de l'image et des données. Avec l'augmentation de la quantité
d'information à véhiculer, l'électronique analogique qui est le support du signal doit faire face à
des contraintes imposées par la nature de l'échange, de l'utilisateur et la physique. Ainsi, les
systèmes nécessitent une forte intégration de ses composants afin d'assurer des opérations de
plus en plus complexes sur les signaux numériques et analogiques. Ceci impose par conséquent
une bonne adéquation entre les zones de traitement du signal numérique et les éléments
analogiques, réalisés dans la même puce. Concernant la mobilité et l'autonomie des systèmes
électroniques, leur consommation énergétique doit être faible pour permettre une alimentation
par des batteries peu volumineuses. Enfin, la réalisation des circuits requiert l'optimisation de
leurs constituants sans dégrader leurs performances. Ceci nécessite de minimiser les pertes liées
aux lignes de transmission, aux divers effets de couplage et au bruit électronique.
Afin de satisfaire toutes ces conditions, les caractéristiques de ces systèmes s'appuient sur
[1,2]des normes définies en fonction de l'utilisation finale . Elles sont définies en fonction de :
• la puissance du signal émis en sortie.
(33 dBm pour le GSM, 27 dBm pour le W-CDMA)
• la sensibilité aux signaux reçues en entrée.
(-117 dBm pour le W-CDMA, -104 dBm pour le CDMA)
• la fréquence de fonctionnement.
(1,575 GHz pour le GPS, 2,4 GHz pour le WiFi ou 802.11b, WLAN ou
802.11g et Bluetooth, 5,2 GHz pour l'OFDM, 802.11a, HiperLAN2,
28 à 31 GHz pour le LMDS)
• la bande passante.
(1,3 GHz pour le LMDS)
• la linéarité dans la bande passante.

Suivant les applications visées, ces normes sont plus ou moins contraignantes vis-à-vis du
circuit à réaliser. Dans le domaine des micro-ondes, ces applications sont essentiellement liées
aux systèmes de communication par radio, aux ‛‛pagers”, aux communications par satellites
(apparu en 1945), à la téléphonie mobile (1985), aux réseaux locaux sans fil (1990) et à la
navigation par satellite (1991). L'électronique analogique micro-onde est également employée
pour les radars civils et militaires dans des domaines tels que la météorologie, l'aérospatiale,
l'automobile, la cartographie, l'identification, la surveillance mais également pour l'armement. En
définitive, il existe une grande variété d'applications des systèmes micro-ondes dont l'activité
majeure reste les télécommunications.
Le prochain paragraphe décrit les étages analogiques composant un système de
communication. La conception de ce système nécessite une technologie adaptée aux besoins des
micro-ondes. Un aperçu de ces technologies est donné en seconde partie de cette introduction.
Les dispositifs sur silicium sont comparés par rapport aux autres types de substrat. Notamment,
parmi la famille du silicium, la technologie Silicium-Sur-Isolant ou SOI possède un potentiel
important pour rivaliser face aux procédés coûteux mais performants sur substrat AsGa. Un
29INTRODUCTION

historique du SOI est ensuite donné. Celui-ci s'appuie sur les divers procédés technologiques de
réalisation de ces substrats. Enfin, cette introduction se poursuit par une comparaison entre les
technologies SOI et silicium massif pour les transistors à effet de champ MOS, et se termine par
un dernier paragraphe consacré au plan de ce mémoire.
1- Les dispositifs intégrés
À partir des années 1990, le besoin de circuits micro-ondes connu une croissance
fulgurente. Avec l'amélioration des outils de conception assistée par ordinateur, il fut possible
d'accroître le niveau de complexité dans la réalisation de circuits analogiques micro-ondes. Pour
des raisons de réduction de coûts et d'augmentation des performances, les systèmes actuels
tendent à intégrer l'ensemble des fonctionnalités analogiques et numériques sur une seule puce
électronique. Ces éléments, ‛‛Systems-On-Chip” ou SOC ou ‛‛Systems-In-Package” ou SIP,
comprennent, dans le cadre d'un équipement de téléphonie mobile les étages de réception, de
conversion analogique/numérique, de décodage et de traitement du signal numérique et enfin
l'étage d'émission. La figure 1 donne un exemple typique d'une chaîne de traitement pour un
[1]téléphone cellulaire d'après des représentations données par Larson . L'étage de réception peut
[3]devenir plus complexe lorsque le dispositif fonctionne en multibande . Actuellement, ces
systèmes tendent à incorporer des solutions plus complexes comme le décodage MPEG pour la
vidéo, le gps ou des unités de calcul comme les micro-processeurs.


Démodulateur
A/N Filtre Filtre LNA VGA LNA SAW SAW Oscillateur Oscillateur Interrupteur RF
Local RF Local RF
Modulateur
A/N Filtre PA VGA VGASAW Oscillateur
Local RF
Microcontrôleur L C D

1 2 3
4 5 6 7 8 9
* 0 #
Figure 1 : Exemple d'un schéma possible d'un téléphone cellulaire
avec ses étages de réception et d'émission.
Dans le système présenté à la figure 1, trois types d'amplificateur sont présentés. Le LNA
est un amplificateur à faible niveau de bruit intrinsèque. Cet élément majeur constitue le premier
étage limitant les performances d'une de réception micro-onde. Par l'antenne, une variété de
signaux, dont le signal utile, atteint l'entrée du LNA. Sa fonction est, alors, d'amplifier ces signaux
sans apporter du bruit supplémentaire. Les caractéristiques optimales d'un LNA est un gain élevé,
une large bande passante, une faible consommation et un niveau de bruit interne négligeable. Ces
caractéristiques dépendent des transistors employés. Deux technologies sont principalement en
concurrence pour ce type d'élément : les FET avec le MESFET AsGa et les bipolaires avec le
HBT SiGe. Dans la suite de ce chapitre, d'autres technologies émergentes seront définies et
positionnées par rapport aux deux précédentes. Le PA correspond à un amplificateur de
puissance. Cet amplificateur doit satisfaire à des contraintes de gain, de puissance de sortie et de
consommation. Typiquement, des amplificateurs de classe AB sont utilisés. Enfin, le VGA, ou
30
Traitement du signalINTRODUCTION

amplificateur à gain variable, permet d'ajuster le niveau de puissance reçu ou émit, en fonction de
la localisation de l'utilisateur par rapport aux bornes radios de son opérateur téléphonique.
Les VCO, ou les oscillateurs contrôlés par une tension, sont des dispositifs qui
démodulent le signal micro-onde dans la bande de base et inversement. Ces éléments nécessitent
un faible niveau de bruit de phase, être accordé sur une plage de fréquence fixe, être indépendant
de la température, des dérives liées au procédé de fabrication, de la charge de sortie et des
variations de puissance. Les interrupteurs RF analogiques placés à l'entrée du circuit, après
l'antenne, permutent entre le signal reçu et le signal émis. Les deux principales qualités d'un
interrupteur RF sont le maintien de la linéarité à l'état passant et une parfaite isolation à l'état
bloqué.
Tous ces circuits nécessitent une optimisation des paramètres lors de leur conception.
Suivant la technologie employée, l'amélioration des performances se fera sur la base d'un
compromis. Un aperçu des paramètres à ajuster pour la conception de circuits analogiques est
donné à la figure 2. Par exemple, il est possible d'améliorer le gain mais au détriment de la
sensibilité en entrée du circuit, donc du bruit, ou de la puissance consommée.

Gain
Puissance Tension
consommée d'alimentation

Circuit
Bruit Vitesse Analogique


Adaptation Bande
en entrée/sortie Passante
Linéarité
Figure 2 : Octogone représentant les paramètres à ajuster lors de la
conception de circuits analogiques.
L'amélioration des paramètres cités à la figure précédente, impose la recherche et le
développement de nouvelles technologies financièrement compétitives, avec un faible temps de
mise sur le marché. Des efforts importants sont à fournir dans la compréhension des
phénomènes physiques, afin de guider le technologue et le concepteur dans la réalisation et
l'optimisation de circuits micro-ondes.
Le paragraphe suivant donne une comparaison des différentes technologies employées
pour réaliser des circuits analogiques micro-ondes. De cette étude, les substrats de la filière SOI
semblent prometteurs, alliant les avantages de coût avec la puissance technologique.
2- Les différentes technologies
Historiquement, les technologies III-V comme l'AsGa ont été les premières à s'imposer
dans le domaine des micro-ondes. En effet, la résistivité des substrats GaAs est 10 000 fois plus
grande environ que les substrats en technologie silicium. Les pertes étant plus fortes pour le
silicium, cette technologie ne convenaient pas au développement d'éléments micro-ondes. De
plus, la mobilité des électrons est 6 fois plus importante dans l'AsGa que dans le silicium. Les
circuits sont alors plus rapides et peuvent amplifier à des fréquences élevées. Alliant une grille
basée sur une diode Schottky rapide, les MESFET sur GaAs furent les premiers éléments
micro-ondes qui permirent la conception de circuits travaillant au-delà de la limitation en
fréquence imposée par les transistors bipolaires sur silicium. Les inconvénients majeurs de cette
31INTRODUCTION

technologie étaient le manque de rendement de ce type de matériau et le coût important dans sa
réalisation. En 1968, un premier circuit à base de transistors à effet de champ en technologie
AsGa a été réalisé. Sa fréquence de travail se situait autour de 94 GHz.
Avec la réduction de la longueur du canal pour les MOSFET sur silicium massif, à l'heure
actuelle, il possible d'obtenir des fréquences de coupure de l'ordre de ceux obtenues avec des
MESFET AsGa. Par contre, dans le cas des MOSFET Si, le niveau de bruit reste plus important
que celui des MESFET AsGa à cause de la résistance série de grille et du couplage capacitif entre
la grille et le canal. De très bonnes performances pour la fréquence de coupure sont obtenues
[4]pour les transistors bipolaires à hétérojonction SiGe . Cependant, les dispositifs à base de
semi-conducteur III-V ont un coût de développement élevé comparativement au silicium. La
figure 3 situe les principales technologies existantes selon le domaine fréquentiel applicable ainsi
que les normes de télécommunication associées. Sur cette figure, extraite d'après l'ITRS 2003, il
est possible de noter que la technologie sur silicium est employée actuellement pour des
applications dont la fréquence de travail ne dépasse pas 10 GHz.


technologie


fréquence


normes


Figure 3 : Représentation des performances des technologies par
[5]rapport aux applications micro-ondes
Avec les technologies sur silicium, un nouveau type de substrat contenant une couche
d'oxyde a fait son apparition. La technologie SOI ou Silicon-On-Insulator est une alternative
prometteuse au silicium dans la réalisation de transistors micro-ondes. En effet, malgré son coût
de développement supérieur de 10 % par rapport aux technologies sur substrat massif classiques,
[6]le gain en performance est évalué entre 20 et 35 % . Les fréquences de coupure sont supérieures
à 150 GHz pour la technologie 0,13 µm. Avec l'utilisation de substrats fortement résistif, les
pertes sont diminuées et les performances accrues notamment au niveau du bruit micro-onde.
Ainsi, les performances fréquentielles des technologies silicium indiquée à la figure 3 doivent être
revues à la hausse.
3- Historique du SOI
La technologie SOI compte plusieurs procédés industriels qui ont été développés pour
réaliser un film de silicium sur une couche isolante. Le plus ancien est le SOS ou Silicon-On-
Sapphire. Depuis les années 1980, d'autres techniques ont été mises au point et sont devenues des
standards industriels. Les deux principaux procédés sont le SIMOX et le BSOI dont une
®technique dérivée est le Smart-Cut . Ce paragraphe retrace l'historique des procédés de
fabrication du SOI en évoquant leurs avantages ainsi que leurs inconvénients.
32 INTRODUCTION

3.1 La technologie Silicon-On-Sapphire
[7,8]La technologie ‛‛Silicon-On-Sapphire”, ou SOS a été mise au point dès 1964 . Les
[9]principales applications furent pour l'électronique numérique avec la conception de mémoires ,
[10] [11]de cellules logiques et de microprocesseurs . À partir des années 1980, le SOS connu un
[12]regain d'intérêt pour des applications analogiques .
La fabrication de substrats SOS se déroule autour de la croissance épitaxiale d’un film de
silicium sur un substrat de saphir, Al 0 . Les principaux inconvénients de cette technologie sont 2 3
son coût et la présence de défauts à l’interface entre le silicium et le substrat. Actuellement, la
réalisation de ces substrats est améliorée par l'incorporation d'une étape de recristallisation en
+phase solide, SPER, à la suite d'une implantation d'ions de silicium, Si , après épitaxie, 28
[13]voir figure 4. L'épaisseur du film de silicium obtenu se situe entre 500 et 1 000 Å .
SPER à 550°C
Oxydation thermiqueSuppression des défautsZone + Épitaxie Si 28 à 900°C Suppression de l'oxydeamorphe


Si Si
Al O Al O Al O Al O 2 32 3 2 3 2 3
Figure 4 : Processus de fabrication des plaques SOS.
Les avantages de la technologie SOS sont une totale isolation électrique, une très forte
isolation contre les rayons ionisants et pas de présence d'une grille arrière. De plus, l'isolation
thermique est plus faible que dans le cas d'une isolation par SiO . Ses défauts sont son coût de 2
développement, la présence de défauts dans le cristal de silicium, des problèmes de stress
mécaniques et une mauvaise qualité de l'interface arrière.
3.2 ELO et ZMR
Les procédés ELO ou ‛‛Epitaxial Lateral Overgrowth”, et ZMR ou ‛‛Zone Melting
[14]Recrystallization”, donnent des matériaux de qualité médiocre . Ces deux techniques trouvent
tout leur intérêt dans la réalisation de circuits intégrés 3D. La première technique consiste à faire
croître le silicium à partir d'ouvertures effectuées dans l'oxyde de silicium, voir figure 5-a. La
seconde méthode, indiquée à la figure 5-b, fait appel à la recristallisation du silicium déposé sur la
couche d'oxyde par une source de chaleur (faisceau d'électrons, laser,…).
Faisceau laser, d'électrons,
lampes à halogène, graphite
Recuit

SiO 2 SiO2

SiSi
a) ELO b) ZMR
Figure 5 : Procédé de fabrication des tranches SOI par a) ELO et
b) ZMR.
33INTRODUCTION

3.3 FIPOS
Les tranches de silicium en technologie FIPOS ou ‛‛Full Isolation by Porous Oxidized
Silicon” sont réalisées à partir de la conversion d'une région du substrat de silicium en silicium
poreux par réaction anodique. Une phase d'oxydation intervient ensuite afin de transformer le
silicium poreux en oxyde de silicium poreux. Les applications de cette technologie sont
essentiellement pour la photonique.
3.4 Le procédé SIMOX
Les matériaux fabriqués par le procédé SIMOX, ou Séparation par IMplantation
[15]d’Oxygène, ont été mis au point à la fin des années 1970 par le professeur Izumi . Cette
technique a été reprise puis améliorée dans les années 1980 pour la conception de la couche
isolante enterré des dispositifs SOI. La figure 6 présente les différentes étapes nécessaires lors de
la fabrication de la couche d'oxyde enterrée. Le procédé consiste, dans un premier temps, à
réaliser en profondeur une couche isolante d'oxyde par implantation ionique d'une forte dose
d’oxygène. L'étape suivante est un recuit à haute température qui rétablit la structure cristalline du
film de silicium. Une zone d’oxyde SiO est alors réalisée. Le recuit permet également de corriger 2
les défauts introduits par l'oxygène dans la couche de silicium supérieure.
Implantation d'ions oxygène
17 18 -2 3·10 à 2·10 cm
150 à 200 keV
Recuit~650 °C
6 à 8 h
1 320 °C

Si
SiO 2
Si Si Si Si

Figure 6 : Processus de fabrication de plaques SOI par la
technique SIMOX.
Les avantages sont une bonne uniformité des épaisseurs d’oxyde, une interface Si/SiO de 2
[14]bonne qualité et une faible rugosité de surface . Par contre, quelques défauts subsistent dans la
6 -2zone active, jusqu'à 10 cm dislocations. Cette technologie a surtout dominé le SOI sur une
période comprise entre 1985 et 1995. Ce procédé est encore employé par IBM et IBIS.
3.4.1 MICROX
Le procédé MICROX, Microwave SIMOX, utilise la technologie SIMOX sur des
substrats fortement résistif, c'est-à-dire ρ supérieur à 10 k Ω·cm. Les dispositifs réalisés sur ce type
de substrat ont, dans les micro-ondes, des performances supérieures aux dispositifs fabriqués sur
[16]des substrats SOI avec une résistivité conventionnelle . Dans ce domaine de fréquence, les
caractéristiques analogiques se rapprochent de celles des transistors sur substrat AsGa. Cette
technologie, développée au début des années 1990, est abandonnée actuellement.
34
X
Y
Y
X
X
X
X
Y
Y
Y
Y
Y
X
Y
INTRODUCTION

3.5 Bonded SOI
[14]Le principe de la technique Bonded SOI ou collage de plaques consiste à mettre en
contact deux plaques de silicium dont l’une des deux est oxydée. Ensuite, le film de silicium qui
servira à la réalisation des dispositifs est aminci jusqu'au point d'arrêt appelé ‛‛Etch-stop”, soit par
polissage mécanique, soit par gravure chimique. Cette dernière pratique constitue la technologie
BESOI ou Bonded Etched-back SOI. Plusieurs autres procédés industriels ont été mis au point à
partir du BESOI. Le point d'arrêt, implanté avant collage, peut être une différence de dopage
dans le cristal de silicium, un autre type de matériau comme le SiGe ou le silicium poreux dans le
® [17]cadre du procédé Eltran de Canon , ou l'émission d'un gaz comme le N pour le procédé 2
® [18]Nanocleave développé par SiGen . Un exemple est illustré à la figure 7.
+ Implantation d'ions H
16 17 -22·10 à 10 cm

“Etch-stop” Si Recuit
400 - 600 °C Liaison hydrophileSiO 2 25 °C

SiSi Recuit
1 100 °C Si
Si
SiO SiO2 SiO2Implantation 2
Si Si Si

Renfort Si Collage Séparation
et polissage
Figure 7 : Procédé de fabrication de plaques SOI par le procédé
®Smart-Cut
® Le procédé Smart-Cut est une technologie émanant des procédés BESOI. Elle a vue le
[19]jour en 1991. Inventée par M. Bruel , cette technique de réalisation est actuellement
®industrialisée par la société SOITEC sous la marque Unibond . Une première plaquette de
silicium – notée à la figure 7 – est oxydée. Elle reçoit ensuite une implantation à flux moyen
d'hydrogène. Cette plaque est collée à une seconde plaque de silicium – notée sur la figure 7.
Le collage des deux plaques s’effectue par un procédé de mise en adhérence moléculaire. Des
forces de Van der Waals assurent la liaison cristalline entre le silicium et la silice. Un premier
recuit entre 400 et 600 °C permet de découper la plaque . Une très fine couche de matériau
semi-conducteur est obtenue avec une épaisseur de film de silicium désirée. Un second recuit à
plus de 1000 °C renforce les liaisons chimiques entre la plaque et le reste de la plaque . Un
polissage mécanique et chimique est finalement effectué pour diminuer les micro-rugosités. Le
substrat SOI est alors obtenu avec une bonne qualité cristalline et une épaisseur uniforme
(rugosité < 0,15 nm). La plaque peut être réutilisée afin de réaliser d'autres films de silicium.
Les avantages de cette technique, en plus de ceux du procédé BESOI, sont l'utilisation
d'une implantation hydrogène à flux moyen qui est maîtrisée industriellement, une très bonne
qualité du film de silicium et de l'oxyde enterré et la facilité d'intégration de circuits MEMS. Il est
possible d'utiliser cette technique pour un processus industriel à grand volume et à faible coût.
[20]Enfin, des applications avec des tranches AsGa, InP ou SiC sont envisageables .
35INTRODUCTION

3.6 En résumé
Pour résumer les différentes étapes du développement des procédés SOI, quelques dates
clefs sont données ci-dessous :

[21]1963 : Synthèse du SiO2 par implantation d'oxygène .
[7,8,22]1964 : Début de la technologie SOS .
[11]1976/1978 : HP/Toshiba lance des micro-processeurs 16-bit en CMOS SOS .
[15]1978 : Naissance du procédé SIMOX mis au point par Izumi au NTT .
1982 : Première mémoire SRAM de 1kB crée chez NTT.
1987 : HP réalise des circuits CMOS SOI complètement déplété.
1988 : Circuits CMOS complètement déplétés à 2 GHz de HP.
Le LETI crée un microprocesseur 16-bit en SIMOX.
1989 : AT&T réalise un circuit CMOS complètement déplété à 6,2 GHz.
1991 : MOSFET SOI de 14 GHz de f réalisé par Westinghouse. T
® [19] Naissance du procédé Smart-Cut mis au point par Bruel au LETI .
1993 : MOSFET SOI de 23 GHz de fT
1994 : Le LETI crée un microprocesseur 32-bit en SIMOX. Technologie 0,35 µm.
1997 : Technologie 250 nm. Power PC 32-bit créé en
Technologie 0,25 µm par IBM.
1998 : Power PC 64-bit créé par IBM.
2001 : Technologie 120 nm. f et f ~150 GHz pour un T max
nFET SOI avec L effective ~70 nm g
2002 : Transistor le plus petit du monde créé par IBM.
L ~6 nm et t ~6 nm. g si
2003 : Technologie 90 nm. Alliance IBM et AMD pour
la création de dispositifs en technologie 65 nm Figure 8 : Plaque de test, CMOS SOI
pour 2005. technologie 130nm
2004 : SOITEC et ASM produisent des tranches de SOI
de 300 mm de diamètre. Commercialisation par AMD de processeur 64 bit
Opteron et Athlon™ en technologie 130 nm et 90 nm.
2005 : Technologie 65 nm en développement.

Deux techniques de fabrication dominent actuellement le marché du SOI : le SIMOX et
le BSOI. La tendance actuelle privilégie les procédés de type BSOI plus simples et moins
®onéreux, avec notamment la technique Smart-Cut . Les principaux acteurs dans le domaine des
substrats SOI sont donnés ci-dessous. Pour les principales industries, la marque du produit et/ou
le diamètre maximal de la tranche sont indiqués entre parenthèses. Pour plus d'informations, le
lecteur pourra se référer aux sites internet de ces fondeurs.
• SOS → Peregrine (UTSi), Kyocera, Union Carbide, Asahi kasei.
• ZMR → Mitsubishi.
• SIMOX → IBIS (Advantox MLD-UT, ∅ 300 mm), SUMCO ( ∅ 200 mm),
IBM ( ∅ 300 mm), NSC, Komatsu.
• BSOI → Soitec (Unibond, ∅ 300 mm), Canon (Eltran, ∅ 300 mm),
SiGen (Nanocleave, ∅ 300 mm), Shin-Etsu Handotai ( ∅ 200 mm),
Ultrasil Corporation (∅ 200 mm), Sumco ( ∅ 150 mm),
Isonics ( ∅ 200 mm), OKMETIC ( ∅ 200 mm), BCO, Hughes, SiBond.
36 INTRODUCTION

4- Différences entre Si massif et SOI
La montée en puissance actuelle de la technologie SOI est liée à ses nombreux atouts qui
en font un des ténors des futurs dispositifs micro-ondes. La principale différence structurelle
entre une technologie CMOS sur silicium massif et une technologie CMOS SOI est la présence
d’une couche isolante dans le substrat – voir figure 9-a et figure 9-b.

Oxyde enterré


Zone de
déplétion

a) b)
Figure 9 : Représentation de diverses structures de MOSFET a)
sur silicium massif et b) sur Silicium-Sur-Isolant (SOI).
Cet isolant enterré ou BOX apporte de nombreuses améliorations. En effet, le dispositif
se retrouve isolé électriquement par rapport au reste du substrat sans recourt aux caissons
d’isolation. Ainsi, la surface occupée par les MOSFET SOI est plus faible, il s’en suit une plus
grande intégration de ces composants. De plus, les effets capacitifs liés à la déplétion des
jonctions source/substrat et drain/substrat sont réduits, voir leurs représentations à la figure 9.
[23]Par conséquent, les dispositifs SOI sont plus rapides que les MOSFET sur silicium massif ou,
[24]pour la même vitesse, ils consomment moins de puissance . Ces jonctions, moins profondes
que dans le cas du MOSFET sur silicium massif, entraînent des effets de canal court plus faibles.
La réduction de l’épaisseur de silicium favorise également le contrôle des effets de canal court.
Finalement, en technologie SOI, la tension de seuil sera moins affectée par la diminution de la
[25]longueur du canal. Le courant de fuite n'augmentera que légèrement . L'isolation électrique
élimine les courants de fuite par le substrat offrant la possibilité de réaliser des mémoires actives
avec un plus grand temps de rétention. Un dernier avantage de cette liste non exhaustive
concerne la forte immunité aux radiations extérieures. Dans le cas du SOI, l’effet engendré par
une dose de radiation est la génération de pairs électron/trous dans et sous l’oxyde, et la
formation d’états d’interface. La charge dans l’oxyde est alors modifiée ce qui entraîne un
[26]décalage de la tension de seuil (entre 10 et 20 mV pour une technologie 0,35 µm ) et une légère
augmentation du courant de fuite comparativement aux technologies CMOS sur silicium
[27]massif .
À la différence de la technologie CMOS sur silicium massif, la technologie CMOS SOI
partiellement désertée contient une partie de la zone active non désertée sous le canal. Sous
l'action de courants d'ionisation, le potentiel de cette région est flottant. Cependant, de part la
structure technologique des MOSFET, ceux-ci sont en parallèle avec un transistor bipolaire
parasite composé des zones de drain et de source et du substrat. Dans le cas du MOSFET sur
silicium massif, la base du transistor bipolaire parasite est connectée à la masse. Or, pour le
MOSFET SOI partiellement déserté, le potentiel flottant de la zone non désertée assure la mise
en conduction du transistor bipolaire parasite. En analogique, ce phénomène entraîne une
dégradation de la conductance de sortie si cet effet n'est pas maîtrisé. L'utilisation d'une structure
à prise élimine cet effet, comme dans le cas des MOSFET SOI à ‛‛body” connecté.
37INTRODUCTION

5- Présentation du mémoire
Les précédents paragraphes ont permis d'introduire l'environnement qui a conduit à ce
mémoire. Le monde des micro-ondes commence juste à s'ouvrir aux applications liées aux
télécommunications, comparativement aux systèmes radiofréquences. Cet essor réclame de
nouvelles technologies performantes et financièrement viables. Le SOI est un procédé
prometteur s'appuyant sur les travaux réalisés pour les MOSFET sur silicium massif. Afin
d'optimiser les performances de cette technologie, il est nécessaire de bien appréhender les
phénomènes physiques intrinsèques afin de pouvoir les modéliser simplement pour être ensuite
intégrés dans un simulateur.
Avec la réduction d'échelle, c'est-à-dire, ente autres, la diminution de la longueur de grille
du MOSFET SOI, ce dernier devient attractif pour des applications faible tension (inférieur au
volt) et faible consommation. Notamment pour la technologie 0,13 µm, les longueurs de grille
effective deviennent inférieures à 100 nm. Le MOSFET doit alors faire face à des effets qui
deviennent dominant pour les nanotechnologies. Par exemple, les effets de canal court, ou pour
le SOI, les effets induits par le potentiel flottant du film de silicium modifient les caractéristiques
du transistor prédites par la théorie. Ces phénomènes affectent également les caractéristiques
micro-ondes du transistor et doivent être pris en compte lors de la réalisation de systèmes comme
celui illustré à la figure 1.
Un autre point déterminant pour les architectures micro-ondes est le bruit. Phénomène
inévitable et bien connu du point de vue de la physique, le bruit micro-onde reste cependant
difficile à mesurer et à modéliser. Un intérêt grandissant est porté sur sa compréhension afin
d'atténuer le niveau de bruit généré par les systèmes micro-ondes, dans le but de travailler à des
niveaux de puissances très faibles. Donc, deux axes d'études corrélés ont été traités dans ce
mémoire : le comportement analogique petit signal du MOSFET SOI et les sources de bruit
internes. L'objectif est l' ‛‛étude en radiofréquences de transistors à effet de champ MOS
partiellement déserté en technologie avancée Silicium-Sur-Isolant sub-0,13 µm”.
Ce mémoire s'articule autour de quatre chapitres.
Le premier chapitre traite de la technologie avancée SOI. Ce chapitre débute sur une
description des différents types de MOSFET issus de la technologie SOI et, notamment, donne
les caractéristiques de la technologie 0,13 µm. Après un rappel du comportement général du
MOSFET SOI partiellement déserté qui s'appuie sur le fonctionnement des MOSFET sur
substrat massif, les impacts des effets physiques liés à la réduction d'échelle sur les
caractéristiques du MOSFET SOI partiellement déserté sont étudiés. Ces effets physiques
modifient les caractéristiques électriques du MOSFET SOI partiellement déserté suggérées par
les modèles des transistors à canal long. En plus des phénomènes inhérents à la structure des
MOSFET, l'isolation thermique apportée par l'oxyde enterrée engendre une élévation
auto-entretenue de la température au niveau du canal. Ce sont les effets d'auto-échauffement.
Ceux-ci sont décrits dans la suite de ce chapitre. Le potentiel flottant inhérent au film de silicium
des MOSFET SOI partiellement désertés implique de nouveaux effets physiques intrinsèques à la
technologie SOI et qui sont l'effet ‛‛kink” et l'effet transistor bipolaire parasite. Ces
comportements sont expliqués en fin de ce chapitre.
Le second chapitre s'oriente sur les techniques de mesure employées pour déterminer le
comportement analogique petit signal du MOSFET SOI partiellement déserté obtenu à partir des
paramètres S. L'objectif est d'éliminer les contributions des appareils de mesure afin de révéler les
informations de mesure du dispositif sous test : MOSFET SOI + lignes de transmission. Ce
chapitre est scindé en trois parties. La première traite des techniques de mesures à l'aide des
paramètres S. L'objectif est d'estimer les paramètres comportementaux à partir des mesures
obtenues après l'application des méthodes de correction énoncées au chapitre précédent. La
38

Soyez le premier à déposer un commentaire !

17/1000 caractères maximum.