Architecture des systèmes informatiques 2002 Génie Informatique Université de Technologie de Belfort Montbéliard

Nicolas Lacaille

Description

Examen du Supérieur Université de Technologie de Belfort Montbéliard. Sujet de Architecture des systèmes informatiques 2002. Retrouvez le corrigé Architecture des systèmes informatiques 2002 sur Bankexam.fr.

Sujets

• 2002

Informations

• Publié par: bankexam
• Publié le: 15 août 2008
• Nombre de lectures: 41
• Langue: Français

Extrait

Automne 2002

UTBM – MI41

1/1

Nicolas Lacaille

Médian – MI41

Durée 2h

Documents autorisés

1. Logique combinatoire (6pts)

On souhaite réaliser un encodeur de priorité dont le cahier des charges est donné ci-dessous :

Les entrée E7.. E0 et nOE sont actives niveau bas. La sortie nA est active niveau bas

−

Lorsque aucune des entrées n'est active (toutes les entrées à 1), la sortie nA est désactivée (nA = 1)

−

Lorsque une ou plusieurs entrées sot activées, la sortie nA est activée (nA = 0) et le numéro de l'entrée active la plus

prioritaire est renvoyée sur la sortie S

−

L'ordre de priorité des entrées est décroissant de E7 à E0, ainsi, l'entrée la plus prioritaire est E7 et la moins prioritaire

E0

−

La commande nOE lorqu'elle est inactive (nOE = 1) place les sorties S3..S0 à la haute impédance, inversement

lorqu'elle est active, les sorties sont à leur niveau logique (0 ou 1) décrit précédemment

1.

Dressez la table de vérité des sorties de l'encodeur (On suppose la commande nOE active)

2.

Donnez les équations logiques les plus simples possibles des sorties de l'encodeur de priorité (On suppose la commande

nOE active)

3.

Expliquez comment réaliser l'implémentation de la commande nOE et quel peut être l'intérêt de la commande nOE.

4.

Donnez la description VHDL de ce circuit

2. Génération de séquence (4pts)

On souhaite réaliser un générateur de séquence évoluant au rythme d'une horloge et réalisant le cycle suivant : 1, 3, 6, 1, 3, …

Ce générateur de séquence sera réalisé de manière synchrone à l'aide de bascules D actives sur front montant.

En détaillant votre démarche, synthétisez ce générateur de séquence

3. Bascule JK (2pts)

En expliquant votre démarche, réalisez une bascule JK à l'aide d'une bascule D.

4. Compteurs (VHDL) (8pts)

Donnez la description VHDL d'un compteur par N, avec N compris entre 0 et 15, cascadable, dont le cahier des charges est

donné ci après.

La valeur de fin de comptage est donnée en fixant la valeur N sur les entrées E (Comparaison de la valeur courante du

compteur avec la valeur présente sur N conduisant au front d'horloge à une incrémentation ou à remise à zéro)

Lorsque EN est activé (EN = 1) le compteur compte 0, 1, 2, … N, 0, … au rythme de l'horloge CLK

Lorsque EN est désactivé (EN = 0), le compteur garde la valeur courante : pas d'évolution.

Le compteur doit pouvoir être cascadé avec un autre (sortie B reliée à l'entrée EN du compteur suivant de poids supérieur)

E7

E6

E5

E4

E3

E2

E1

E0

nA

S3

S2

S1

nOE

EN

B

Compteur par N

signal destiné au

compteur suivant

activation/inhibition

du comptage

CLK

N

Q3 .. Q0

E3 .. E0