Cours de recherche de Master Compilation avancée et ...

Alain Darte Et Fabrice Rastello

Description

Recherches en compilation
Contenu et format du cours
Exemples de spécificités architecturales
Cours de recherche de Master
Compilation avancée et optimisation de
programmes
Alain Darte et Fabrice Rastello
CNRS et Inria
Laboratoire de l’Informatique du Parallélisme
École normale supérieure de Lyon
Présentation étudiants, 13 Septembre 2007
Alain Darte et Fabrice Rastello Cours de recherche de Master Compilation avancée et optimisation de programmesRecherches en compilation Qu’est ce que la compilation?
Contenu et format du cours Thèmes de recherche de Compsys
Exemples de spécificités architecturales Évolution du thème
Qu’est ce que la compilation?
Lacompilation,c’estlechaînonmanquantquireliele“software"
au“hardware",lelogicielàl’architecture.C’estextrêmementim
portant pour comprendre ce qu’est un langage, un programme,
un ordinateur, un circuit, etc. C’est le coeur de l’informatique et
des procédés d’automatisation.
Deux aspects
Traduction
Optimisation * le sujet principal de ce cours
Optimisations
Agressive ou just in time
Front end ou back end
Algorithmique et/ou heuristique
Alain Darte et Fabrice Rastello Cours de recherche de Master Compilation avancée et optimisation de programmesRecherches en compilation Qu’est ce que la compilation?
Contenu et format du cours Thèmes de recherche de Compsys
Exemples de spécificités architecturales Évolution du thème
Compsys : du logiciel vers le matériel
Compsys Compilation and Embedded Computing Systems.
But }Adapter et étendre les ...

Sujets

• exercice
• cours
• mathématiques
• exercices
• mathématique
• cours de

Informations

• Publié par: Vaeg
• Nombre de lectures: 159
• Langue: Français

Extrait

Recherchesencomipalitno oCtnneeuortftdmaouuc Ex rs lpmeedsecépsicfiirchitésauraltectse teaFrbciResaetllAlainDarteetsaMedealipmoCrdersouoCcherchretaoimisiorrgdnpeavantiontoptcéee

Présentation étudiants, 13 Septembre 2007

Alain Darte et Fabrice Rastello

emma

CNRS et Inria Laboratoire de l’Informatique du Parallélisme École normale supérieure de Lyon

Cours de recherche de Master Compilation avancée et optimisation de programmes

s

☛ le sujet principal de ce cours

Optimisations

Traduction Optimisation

Deux aspects

La compilation , c’est le chaînon manquant qui relie le “software" au “hardware", le logiciel à l’architecture. C’est extrêmement im- portant pour comprendre ce qu’est un langage, un programme, un ordinateur, un circuit, etc. C’est le coeur de l’informatique et des procédés d’automatisation.

es

Agressive ou just-in-time Front-end ou back-end Algorithmique et/ou heuristique

herchedeursderecpmlitaoiaMtsreoCopetmitivanaéencgorpmmaritasedno ompilatirchesencRceeh esplemEx rsouuctdamrofteunetnoC noQu’e alescturhiteascricétcéfiiedps edcherchyspsomeC oitulovÉemèhtudn equest-cmpillaco?n hT taoi edermèse Qu’est-cequelacopmlitaoi?n stelloCoabriceRaaDtreeFtAalni

icétcéfiiihetascralesctur st-cQu’eocaleuqeoitalipm esèmTh n? erchrede Rceehcrehsencompilation Conetnfteuamrocudtrsou emExesplspdeemèh pmoC oitutudn ysps olÉv edchomeC irlesrelamétgicielvesys:dulo AinlartDatFeeriabmmra

Compsys Compilation and Embedded Computing Systems . But ❝ Adapter et étendre les techniques d’optimisation de la compilation/parallélisation de programmes à la compilation/synthèse pour systèmes de calcul enfouis. ❞ Optimisation de code (bas niveau) pour processeurs spécifiques (type DSP, VLIW). Transformations de code de haut niveau (au niveau des boucles principalement). Conception (compilation) d’accélérateurs matériels par synthèse de haut niveau. Développement de logiciels d’optimisation.

esdeonogprasititimtepocneénavaatiompilerCotsaMedehcrehceresdurColoelstRace

crehedoCpmys É s ov on? Thèmesdereche ouqrsecihcerhcre tiluduonèmth ou e Pes? ontisamitiopetéecnavanoitalipmoCsterdeMarcheechedsreoCruleolaRtsmmse

Pour faire bref : La frontière entre processeur (unité programmable ) et accélérateur ( non programmable ) est de plus en plus floue. Le besoin industriel est fort dans le monde et en Europe avec Thales , Philips , STMicroelectronics , . . . La synthèse de haut niveau monte de plus en plus vers le logiciel, et compilation et synthèse se rejoignent. Tous les principes d’exécution (parallélisme, pipeline, mémoires distribuées, communications, threads) se retrouvent dans les systèmes embarqués . Un rapprochement entre entre les communautés synthèse (informatique et micro-électronique) et compilation (informatique et mathématiques) est nécessaire.

edrpgoaraDnieetrbaFtecirlaA cequelacompilati ceutarel Q s ’use-t cipéitficarésitch ruoc exE s elpmseds nuetonteatduform ocpmseneoi C nlitacherchRe

formalisation des problèmes (modèle, objectif). étude des problèmes (NP-complétude ?, algorithmes). étude des modèles (limites, contre-exemples).

Comprendre ce qui peut se faire automatiquement dans le domaine de la compilation (souvent avec des problèmes liés à la mémoire et au parallélisme) :

semma

Établir des liens entre différents problèmes/théories. Applications Parallélisation automatique (et compilation de HPF). Optimisations avancées en compilation “traditionnelle” . Compilation de circuits.

uoCoedsrhcerhcreeMedteasomrClapiitnovanaéceeottpimisationdeprograrteainDAletllResarbciteaF taqilbméP n or taoi ue P sruocudtuB selarluvatétemaor n F la eRhcsenerehc s Exemplesdespécicfitisérahcticeut mpcoatiln C io teonteunmrofudtaruoc

DnialAFaettearaseRicbranaveecélapiontioitapedntpotsimirsderechtelloCousaetCrmorehcdeMes

Représentations intermédiaires Control-flow graph (CFG), static single assigment (SSA) et psi-SSA, dominance, loop-forest, etc. Analyses Calcul de dépendances, de durée de vie, de flot de données, treillis, points fixes Transformations Fusion de boucles, pavage, contraction de tableaux : algorithme de KMW, ILP, graphes, polyèdres, "lattices" Allocation de registres Affectation et allocation, vidage en mémoire, "coalescing" : graphes, optimisation combinatoire, graphes chordaux Ordonnancement DAG, pipeline logiciel : ILP, approximabilité, retiming

ammerogr ocrusénesasemdrob oita èhT ntételuva n F la maor udocru P s arel B s tu chitectuficitésaricépsedselpmexE surcoduatrmfoetnunoet oi C nlitaocpmesenerchRech

urs Exemplesdespé etunteofmrtaudoc coenilmpioat on n C eRrehcsehc ion F luat tetporma F n ro P s al étavamets B leratu urcoduut séticfiiccetihcra noitévd’uaalncriesip omrCteasontilapihceredsrMedehcrendepatioammerogréceevanamisiottp

Intervenants Fabrice Rastello (Inria) et Alain Darte (CNRS) + intervention probable de B. Dupont de Dinechin (STMicro). Format Cours magistraux (avec exercices) pour donner quelques bases présenter quelques techniques en détails introduire quelques problèmes complétés par les exposés des étudiants. évaluation Devoir(s) à la maison, attitude en cours, qualité de l’exposé et du rapport.

stearFaetAlnDailletuoCocirbsaRe

Recherchesenco E sruocudtamroftenuteon n C ioatilmp utarticerahctisécificespélesdxemp moMrosciryprrkesoc s N le woet brFaettearnDaiAleproiondmesgram

Une seule unité pipelinée de profondeur 3 (ou 4 selon la version) : moves, jumps, ALU, load/store. Pas de hiérarchie mémoire. Peu de registres, avec une sémantique particulière.

rCtepiomtilaavonécnaoteemitptasiiceRastelloCoursederhcrehcdeMesa

sulPayloadP les Agere ticeutartisérahcpéesficcimpxesdle ocud E sruoftetamr erchRecoeneschoitalipm unetnoC n saetllCoaFrbciRecherchedoursdereipmoitalsaMeCrettoeeimptavoncéanettearnDaiAliondisatgramepro

VLIW de largeur 4. 1 ALU par “slice” de 1 octet. 32 registres de 4 octets, un pour chaque “slice”, plus registres spéciaux Y et Q : Q = mémoire temporaire, “slice” par “slice” Y = écrit “slice” par “slice”, lu par tout le monde. Seul moyen de communication ! Code à . . . 2 adresses (sauf pour Q et Y) !

ems

2330IPomcibU selarutcetih aDnieetrbaFtecirlaAceehcrehedaMtsreRastelloCoursder rchesencompilati r n p o e o d C a t r n g n o e s e e u m f m tro

Processeur scalaire “in order”. 8 contextes de registres pour support “multi-thread”. Possibilité de mélanger les instructions de différents “threads” cycle par cycle. 256Ko I-scratchpad + 64Ko D-scratchpad.

am é u e c e t t d o r p s t o i u m e i m s E a x t e i s o p n l o p C s p e m d l fi i i t c a é o é i t a i n c a c v r c a n s ehceR

mmra

Processeur VLIW (largeur 4). Direct-mapped I-Cache (512 lignes de 64o). Prédication limitée (select = move conditionnel). Multiply-add, auto-incréments.

esAalniaDtreetFabriceRastelanavtaoitepocneésatitimiprogondedsruoColcrehcerestMadeheilmpCoer 02afimyl arel S s 2T chitectuficitésarlempxe s Ecipéessd mrofteunruocudta ilatcomp onte ion C eRhcsenerehc