INSTITUT NATIONAL POLYTECHNIQUE DE GRENOBLE

Lorena Anghel

Description

Niveau: Supérieur, Doctorat, Bac+8
-1- INSTITUT NATIONAL POLYTECHNIQUE DE GRENOBLE THESE pour obtenir le grade de DOCTEUR DE L'INPG Spécialité: « MICROELECTRONIQUE» préparée au laboratoire TIMA dans le cadre de l'Ecole Doctorale « Electronique, Electrotechnique, Automatique, Télé

• tolerance aux fautes


• modèle logique de l'impulsion transitoire résultant de l'impact des particules alpha dans les circuits cmos


• simulation des impulsions transitoires


• impitoyables face aux fautes d'orthographe et aux mauvaises tournures de phrase


• circuit logique

Sujets

• DuPont
• Anghel
• Courtois
• Matteo
• Institut polytechnique de Grenoble

Informations

• Publié par: profil-zyak-2012
• Publié le: 01 décembre 2000
• Nombre de lectures: 42
• Langue: Français

Extrait

INSTITUT NATIONAL POLYTECHNIQUE DE GRENOBLE
THESE
pour obtenir le grade de
DOCTEUR DE L'INPG
Spécialité: « MICROELECTRONIQUE»
préparée au laboratoire TIMA dans le cadre de l'Ecole Doctorale « Electronique,
Electrotechnique, Automatique, Télécommunications, Signal »
Lorena ANGHEL
le 15 décembre 2000
Titre
LES LIMITES TECHNOLOGIQUES DU SILICIUM ET TOLERANCE AUX
FAUTES
Directeur de thèse :
Mihail Nicolaidis
JURY
M. Guy Mazare , Président
M. Yervant Zorian , Rapporteur
M. Matteo Sonza-Reorda , Rapporteur
M. Mihail Nicolaidis , Directeur de thèse
M. Eric Dupont, , Examinateur
-1-Dedic aceasta teza, familei mele
si nu in ultimul rand, prietenului meu,
fara de care nimic din toate acestea nu ar fi fost posibil
« If you perceive that there are four possible ways in which something can go wrong, and
circumvent these, then a fifth way, unprepared for, will promptly develop »
Murphy law
-3-Remerciements
Cette thèse a été réalisée au sein du groupe Reliable Intergrated Systems (RIS) du
Laboratoire Techniques de l’Informatique et de la Microélectronique pour l’Architecture de
l’Ordinateur (TIMA). Je tiens à remercier Monsieur Bernard Courtois, Directeur de
recherche au CNRS et Directeur du laboratoire TIMA de m’avoir accueillie et donné les
moyens pour accomplir mon travail de recherche.
J’adresse mes remerciements à Monsieur Guy Mazaré, Professeur et Directeur de
l’ENSIMAG, pour avoir bien voulu me faire l’honneur de présider le jury de cette thèse.
Messieurs Matteo Sonza Reorda, Professeur à l’Université Polytechnique de Torino, et
Yervant Zorian Directeur Scientifique à LogicVision Inc., sont les rapporteurs de cette
thèse. Je tiens à les remercier pour l’intérêt qu’ils ont porté à mes travaux et leurs
remarques judicieuses.
J’exprime également ma reconnaissance à Monsieur Eric Dupont, Président de la
compagnie IROC Technologies, pour sa participation au jury de cette thèse ainsi que pour
ses remarques constructives surtout pendent les derniers mois de thèse et l’opportunité qui
m’a donné pour participer au projet IROC S81, qui m’a permit entre autres de voir
l’aboutissement de mes travaux dans le développement d’un circuit industriel.
Je tiens à exprimer ma plus grande gratitude à Monsieur Mihail Nicolaidis, Directeur de
Recherche au CNRS, pour m’avoir proposé ce sujet, pour l’encadrement de mon travail, ses
conseils, ses critiques et ses encouragements, ainsi que pour sa disponibilité, sa bonne
humeur et son optimisme.
-5-J’aimerais également remercier mes collègues, enseignants et chercheurs auprès desquels
j’ai beaucoup appris : Kholdun Torki, Paul Amblard, Regis Leveugle, Emmanuel Simeu,
Alain Guyot, Nasserdine Zergainoh.
J’adresse toute mon amitié à tous les membres du TIMA et CMP. Je salue également tous
les thésards et stagiaires, et en particulier : Dan, pour sa participation active dans le
déroulement de ce travail, Gabriela et Bogdan. Je leurs souhaite bonne chance.
Un merci tout particulier à Chantal Benis, Patricia Chassat et ces derniers temps à Elisabeth
Crenais qui ont su m’aider à surmonter dans la bonne humeur les tâches administratives.
Je voudrais remercier l’équipe d’ingénieurs de IROC : Antoine, Rajmond, Damien, Paul,
Moez, Florin, et les amis : Cristina, Dan, Casiana, Monica, Bobby, Nora, Raoul, Catherine,
pour leurs encouragements permanents surtout ces derniers mois.
Une pensée tout particulière va à Céline et son tout petit bonhomme, ainsi qu’à Jacques, les
deux lecteurs de mon manuscrit, impitoyables face aux fautes d’orthographe et aux
mauvaises tournures de phrase.
-6-TABLES DES MATIERES
INTRODUCTION ..............................................................................................................13
RGANISATION DU MANUSCRIPTO ...................................................................................................................19
CHAPITRE I. LES TECHNOLOGIES NANO-MÉTRIQUES ET LEURS DÉFIS ...21
1.1. LES NOUVEAUX PROBLÈMES RENCONTRÉS DANS LES TECHNOLOGIES SOUS-MICRONIQUES....................22
1.2. LES DÉFIS DES TECHNOLOGIES NANOMÉTRIQUES ...................................................................................24
1.3. LES EFFETS DES TECHNOLOGIES SOUS-MICRONIQUES SUR LES INTERCONNEXIONS.................................29
1.3.1. Les phénomènes RC.......................................................................................................................29
1.3.2. L’intégrité du signal (« Signal Integrity »)....................................................................................32
1.4. L’IMPACT DES TECHNOLOGIES SOUS-MICRONIQUES SUR LE FLOT DE CONCEPTION DES CIRCUITS
INTÉGRÉS ......................................................................................................................................................34
1.5. LES EFFETS DES TECHNOLOGIES NANOMÉTRIQUES SUR LES MODÈLES DE FAUTES ET LE TEST DE
FABRICATION.................37
1.6. L’ENVIRONNEMENT RADIATIF ET SES CONSÉQUENCES SUR LES CIRCUITS INTÉGRÉS NANOMÉTRIQUES .42
1.6.1. Les différentes interactions...........................................................................................................42
1.7. LES EFFETS DU RAYONNEMENT SUR LES CIRCUITS INTÉGRÉS .................................................................44
1.7.1 Terminologie...................................................................................................................................44
1.8. LES DIFFÉRENTS TYPES DE DÉFAILLANCES DANS LES CIRCUITS INTÉGRÉS..............................................45
1.8.1. La dose cumulée ............................................................................................................................45
1.8.2. SEU et Multiple-Bit Upset .............................................................................................................46
1.8.3. Latch-up.........................................................................................................................................48
1.9. MOYENS DE RÉDUCTION DES IMPACTS DES SEES..................................................................................50
1.9.1. Le blindage.......................50
1.9.2. Le durcissement des composants ...................................................................................................50
1.9.3. Durcissement par la conception au niveau de la cellule ...............................................................53
1.9.4. La prévention au niveau du système ..............................................................................................55
1.10. LES EFFETS DE LA MINIATURISATION ...................................................................................................55
CONCLUSION.................................................................................................................................................59
CHAPITRE II. MODÉLISATION ET SIMULATION DES IMPULSIONS
TRANSITOIRES ................................................................................................................63
2.1. MODÈLE LOGIQUE DE L’IMPULSION TRANSITOIRE RÉSULTANT DE L’IMPACT DES PARTICULES ALPHA
DANS LES CIRCUITS CMOS ...........................................................................................................................63
2.2. MODÈLE TEMPOREL D’IMPULSION TRANSITOIRE ....................................................................................66
2.3. ANALYSE DE LA PROPAGATION DE L’IMPULSION TRANSITOIRE DANS UN CIRCUIT LOGIQUE ...................69
-9-2.4. L'ENVIRONNEMENT DE LA SIMULATION DES FAUTES TRANSITOIRES.......................................................70
2.5. LES AVANTAGES DE LA SOLUTION PROPOSÉE .........................................................................................75
CHAPITRE III. CIRCUITS AUTO-CONTRÔLABLES FACE AUX DÉFAUTS
CRITIQUES DANS LES TECHNOLOGIES NANOMÉTRIQUES ............................77
3.1. DÉFINITIONS...........................................................................................................................................79
3.2. LES CODES DE DÉTECTION D’ERREURS ...................................................................................................81
3.2.1. Le code de parité ...........................................................................................................................81
3.2.2. Code double rail ........................................................................................................82
3.2.3. Codes non ordonnés ......................................................................................................................82
3.2.4. Codes arithmétiques ......................................................................................................................83
3.3. LES CONTRÔLEURS*..............................................................................