An 11-bit, 12.5-MHz, low-power, low-voltage, continuous-time sigma-delta modulator in 0.13 µm CMOS technology [Elektronische Ressource] / vorgelegt von Eugenio Di Gioia

Eugenio

Informations

• Publié par: technische_universitat_berlin
• Publié le: 01 janvier 2011
• Nombre de lectures: 8
• Langue: English
• Poids de l'ouvrage: 1 Mo

Extrait

An 11-bit, 12.5-MHz, Low-Power,
Low-Voltage, Continuous-Time
Sigma-Delta Modulator in 0.13 μm
CMOS Technology


vorgelegt von
Diplom-Ingenieur
Eugenio Di Gioia
aus Agrigent (Italien)


Von der Fakultät IV – Elektrotechnik und Informatik
der Technischen Universität Berlin
zur Erlangung des akademischen Grades

Doktor der Ingenieurwissenschaften
− Dr.-Ing. −

genehmigte Dissertation


Promotionsausschuss:

Vorsitzender: Prof. Dr.-Ing. Roland Thewes
Gutachter: Prof. Dr.-Ing. Heinrich Klar
Gutachterin: Prof. Dr. rer. nat. Doris Schmitt-Landsiedel


Tag der wissenschaftlichen Aussprache: 20.12.2010

Berlin 2011

D 83
2



Abstract

The trend of the last years in the industry of integrated circuits has shifted more and more
from the analog toward the digital world. Thanks to the CMOS technology an impressive
miniaturization of the electronic active elements has been made possible, which allows for
low cost and mass production of complex circuits on a single chip. The natural candidates for
very large-scale integration (VLSI) technologies are digital circuits since these can be
relatively easily scaled down with large improvements in the operating speed. On the other
hand virtually all natural signals are of analog nature, requiring dedicated circuits converting
these signals in the digital form, in order to process them with the digital circuitry. Such
circuits are named analog-to-digital converters (ADC) and find wide diffusion in all devices
dealing with natural signals like images, sound, temperature, radio signals, etc. In order to
reduce the equipment cost the integration of the ADC on the same chip containing the digital
circuits is highly desirable. Actually, modern highly miniaturized CMOS technologies are not
very suitable for analog circuits, as they feature rather poor analog electrical properties. To
cope with this, particular ADC topologies are required which are robust enough to be
implemented in CMOS technology with a feature size in the order of 100 nanometers. One of
the most promising architecture for CMOS processes is the continuous-time sigma-delta (Σ)
modulator. This achieves very large accuracy and performance by optimally using the main
advantage of the modern CMOS technology: high speed. In this work a study of low-power,
high-speed continuous time Σ modulators is presented. A possible application of this class of
modulators is represented by high-speed portable communication devices of the next
generation. The author focuses on design strategies at architectural and transistor level in
order to keep to power consumption to a very low amount without sacrificing the modulator
resolution.

The modulator proposed in this work is based on a 0.13 μm CMOS process and achieves an
effective resolution of 11 bits at a signal bandwidth of 12.5 MHz dissipating 11.4 mW of
power. It is shown how to compensate for the unavoidable excess loop delay which degrades
the performance achievable, applying this technique to a resonator-based continuous-time
loop filter. A model is illustrated enabling the design of RC-integrators based on two-stage
Miller compensated operational amplifiers. Furthermore a resistor-based feed-forward loop
filter topology is implemented to reduce the power consumption of the filter. Another low-
power benefit is achieved by merging two DAC into a single DAC without altering the
functionality of the modulator.

The proposed modulator obtains a very good figure of merit according to post-layout
simulation results when compared to the literature state-of-the-art.

3



Zusammenfassung

Der Trend der letzten Jahre in der Industrie der integrierten Schaltungen hat sich immer mehr
von der analogen zur digitalen Welt verschoben. Dank der CMOS Technologie ist eine
beeindruckende Miniaturisierung der aktiven elektronischen Bauelemente möglich gewesen,
welche eine Reduzierung der Herstellungskosten sowie die Massenproduktion von komplexen
Schaltungen auf einem einzigen Chip ermöglicht. Die natürlichen Kandidaten für
Technologien mit sehr hohem Integrationsgrad (VLSI) sind Digital-Schaltungen, da diese
relativ einfach verkleinert werden können mit erheblicher Erhöhung der
Betriebsgeschwindigkeit. Andererseits sind geradezu alle natürlichen Signale analog und
benötigen dedizierte Schaltungen für deren Umwandlung in die digitale Form, um diese
Signale mit Digital-Schaltungen weiter verarbeiten zu können. Diese Schaltungen werden
Analog-Digital-Umwandler genannt (ADC) und finden in praktisch allen Geräten
Anwendung, welche sich mit natürlichen Signalen wie Bildern, Ton, Temperatur,
Radiofrequenz-Signalen, etc. befassen. Um die Kosten der Geräte zu minimieren, ist die
Integration der ADC auf demselben Chip, welcher die Digital-Schaltungen enthält, höchst
wünschenswert. Moderne hochminiaturisierte CMOS-Technologien sind aber nicht sehr
geeignet für Analogschaltungen, da sie bescheidene analoge elektrische Eigenschaften
aufweisen. Um dies zu meistern, werden besondere ADC-Topologien benötigt, welche
genügend robust sind, um in einer CMOS-Technologie mit einer Strukturgröße von ca. 100
Nanometern implementiert zu werden. Eine vielversprechende Architektur für CMOS-
Prozesse ist der zeitkontinuierliche Sigma-Delta-Modulator (Σ). Diese Architektur erzielt
große Genauigkeit und Performance, indem der Hauptvorteil moderner CMOS-Technologien
ausgenutzt wird: die hohe Geschwindigkeit. In dieser Arbeit wird eine Studie über
leistungsarme zeitkontinuierliche Σ-Modulatoren mit hoher Geschwindigkeit präsentiert.
Diese Klasse von Modulatoren findet eine mögliche Anwendung in tragbaren
breitbandfähigen Mobilfunkgeräten der nächsten Generation. Der Autor konzentriert sich auf
die Design-Strategien auf Architektur- und Transistorebene mit dem Ziel, die Verlustleistung
des Modulators ohne Beeinträchtigung dessen Auflösung zu reduzieren.

Der in dieser Arbeit präsentierte Modulator basiert auf einem 0.13 μm CMOS-Prozess und
erzielt eine effektive Auflösung von 11 Bits bei einer Signal-Bandbreite von 12.5 MHz und
einer Verlustleistung von 11.4 mW. Es wird gezeigt, wie das unvermeidbare Excess-Loop-
Delay, welches die erzielbare Performance verschlechtert, kompensiert werden kann. Diese
Technik wird auf ein resonator-basiertes, zeitkontinuierliches Schleifenfilter angewendet. Ein
Modell für das Design von RC-Integratoren, welche auf zweistufigen Miller-kompensierten
Operationsverstärkern basieren, wird erläutert. Ferner wird eine widerstandsbasierte Feed-
Forward Filterarchitektur implementiert, um die Verlustleistung des Schleifenfilters zu
reduzieren. Ein zusätzlicher Vorteil bezüglich der Verlustleistung ist erzielt worden, indem
zwei verschiedene DAC-Stufen, welche Bestandteile des Modulators sind, in einem einzelnen
DAC zusammengefasst werden ohne die Funktionalität des Modulators zu verändern.

Der vorgeschlagene Modulator erzielt gemäß Post-Layout-Simulationen im Vergleich mit
dem heutigen Stand der Technik einen sehr guten Gütefaktor.
4




Contents




Abstract . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

4 Zusammenfassung. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Acknowledgments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

9 1. Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.1. Motivation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
1.2. Objective and outline of this work . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

2. Basics of analog-to-digital conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.1. Analog-to-digital conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.2. Performance metrics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.2.1. Static metrics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.2.2. Dynamic metrics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
2.3. Linearized model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
2.4. Oversampling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.5. Sigma-Delta ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.5.1. Linear model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
st2.5.2. 1 order modulator .