Traitement des puces électroniques et nouveaux procédés d’interconnexion

Gilles Poupon

Description

Les composants électroniques sont omniprésents au quotidien. On les trouve dans nos salons, nos téléphones, nos voitures et parfois en nous-mêmes avec des dispositifs médicaux implantables. De toutes natures, de toutes tailles ils sont au cœur des enjeux des micro- et nanotechnologies.
Fabriqués collectivement, ils sont connectés et configurés, parfois individuellement. Dans un premier ouvrage nous présentions le packaging avancé sur silicium, pour compléter cet état de l'art, il nous a semblé intéressant dans cet ouvrage d'expliquer le traitement des composants électroniques après leur fabrication sur substrat de silicium jusqu'à leur conditionnement final.
Ce livre décrit les principales étapes technologiques de conditionnement que suivent les composants électroniques puis des principales méthodes d'interconnexion choisies souvent en fonction des applications abordées.
Enfin il présente de nouvelles technologies d'interconnexion adaptées aux nouveaux procédés d'intégration avec par exemple les Through Silicon Vias (TSV) développés pour l'Intégration 3D.
Introduction. Traitement des circuits et des composants électroniques. Chapitre 1. Le traitement des puces au niveau du substrat, amincissement et découpe. Chapitre 2. Les opérations de report sur substrat. Chapitre 3. Généralités sur les procédés d'interconnexion. Chapitre 4. Protection et finition des composants. Interconnexions flip chip. Chapitre 5. Les interconnexions flip chip : concepts et technologies associées. Chapitre 6. Les interconnexions flip chip réalisées avec des bossages brasables. Chapitre 7. Les interconnexions flip chip : performances, fiabilité et perspectives. Chapitre 8. Procédés d'interconnexion par thermocompression. Interconnexions pour applications spécifiques. Chapitre 9. Les interconnexions 3D. Chapitre 10. Interconnexions optiques. Annexe 1. Sigles courants utilisés en packaging et interconnexions. Annexe 2. Équivalence de termes utilisés dans l'ouvrage. Index.

Sujets

• Informatique
• Électronique

Informations

• Publié par: Hermès - Editions Lavoisier
• Date de parution: 14 septembre 2011
• Nombre de lectures: 49
• EAN13: 9782746241794
• Langue: Français
• Poids de l'ouvrage: 21 Mo

Extrait

Traitement des puces électroniques et nouveaux procédés d’interconnexion





































© LAVOISIER, 2011
LAVOISIER
11, rue Lavoisier
75008 Paris

www.hermes-science.com
www.lavoisier.fr

ISBN 978-2-7462-2085-0


Le Code de la propriété intellectuelle n'autorisant, aux termes de l'article L. 122-5, d'une part,
que les "copies ou reproductions strictement réservées à l'usage privé du copiste et non
destinées à une utilisation collective" et, d'autre part, que les analyses et les courtes citations
dans un but d'exemple et d'illustration, "toute représentation ou reproduction intégrale, ou
partielle, faite sans le consentement de l'auteur ou de ses ayants droit ou ayants cause, est
illicite" (article L. 122-4). Cette représentation ou reproduction, par quelque procédé que ce
soit, constituerait donc une contrefaçon sanctionnée par les articles L. 335-2 et suivants du
Code de la propriété intellectuelle.
Tous les noms de sociétés ou de produits cités dans cet ouvrage sont utilisés à des fins
d’identification et sont des marques de leurs détenteurs respectifs.


Printed and bound by CPI Group (UK) Ltd, Croydon, CR0 4YY, September 2011.





Traitement des puces

électroniques

et nouveaux procédés

d’interconnexion










sous la direction de

Gilles Poupon

















Il a été tiré de cet ouvrage
25 exemplaires hors commerce réservés
aux membres du comité scientifique,
aux auteurs et à l’éditeur
numérotés de 1 à 25 Traitement des puces électroniques
et nouveaux procédés d’interconnexion
sous la direction de Gilles Poupon
fait partie de la série ELECTRONIQUE ET MICROÉLECTRONIQUE
dirigée par Robert Baptist et Daniel Pasquet


TRAITE EGEM
ELECTRONIQUE – GENIE ELECTRIQUE – MICROSYSTEMES

Le traité Electronique, Génie Electrique, Microsystèmes répond au besoin de
disposer d’un ensemble de connaissances, méthodes et outils nécessaires à la
maîtrise de la conception, de la fabrication et de l’utilisation des composants,
circuits et systèmes utilisant l’électricité, l’optique et l’électronique comme
support.

Conçu et organisé dans un souci de relier étroitement les fondements
physiques et les méthodes théoriques au caractère industriel des disciplines
traitées, ce traité constitue un état de l’art structuré autour des quatre grands
domaines suivants :
Electronique et microélectronique
Optoélectronique
Génie électrique
Microsystèmes
Génie des procédés

Chaque ouvrage développe aussi bien les aspects fondamentaux
qu’expérimentaux du domaine qu’il étudie. Une classification des différents
articles contenus dans chacun, une bibliographie et un index détaillé
orientent le lecteur vers ses points d’intérêt immédiats : celui-ci dispose ainsi
d’un guide pour ses réflexions ou pour ses choix.

Les savoirs, théories et méthodes rassemblés dans chaque ouvrage ont été
choisis pour leur pertinence dans l’avancée des connaissances ou pour la
qualité des résultats obtenus.




















Liste des auteurs


Stéphane BELLENGER Christophe KOPP
IPDIA CEA-LETI, Minatec
Caen Grenoble

Stéphane BERNABÉ Patrick LEDUC
CEA-LETI, Minatec CEA-LETI, Minatec
Grenoble Grenoble

Laurent DELLMAN Gilles POUPON
IBM CEA-LETI, Minatec
Zurich Grenoble
Suisse
Jean-Charles SOURIAU
Jean-Luc DIOT CEA-LETI, Minatec
Novapack Grenoble
Saint-Egrève
Aurélie THUAIRE
Franck DOSSEUL CEA-LETI, Minatec
ST Microelectronics Grenoble
Tours




















Table des matières
Introduction ........................................ 17
PREMIÈRE PARTIE. Traitement des circuits
et des composants électroniques ........................... 21
Chapitre 1. Le traitement des puces au niveau
du substrat, amincissement et découpe ....................... 23
Stéphane BELLENGER
1.1. Introduction.................................... 23
1.2. Les processus d’amincissement ........................ 27
1.2.1. Principe de la rectification28
1.2.2. Les procédés de libération des contraintes après amincissement ... 33
1.2.2.1. L’amincissement chimique .................... 34
1.2.2.2. La gravure plasma ......................... 36
1.2.2.3. Le polissage mécano-chimique (CMP)
ou sec (dry polishing) ............................ 36
1.3. La séparation des puces ou sciage (wafer sawing) ............. 36
1.3.1. Le sciage mécanique ........................... 37
1.3.1.1. Les opérations de contrôle .................... 38
1.3.1.2. Les équipements .......................... 39
1.3.2. Autres procédés .............................. 41
1.3.3. Le Dicing Before Grinding (DBG)................... 43
1.4. Bibliographie ................................... 44
Chapitre 2. Les opérations de report sur substrat ................ 47
Stéphane BELLENGER et Jean-Luc DIOT
2.1. Introduction.................................... 47
2.2. Les différents substrats ............................. 49


















10 Puces électroniques et nouveaux procédés d’interconnexion
2.2.1. Les substrats métalliques ........................ 49
2.2.2. Les substrats organiques : laminés et flex............... 51
2.2.3. Les substrats céramiques......................... 54
2.2.4. Les substrats silicium ........................... 56
2.3. Les opérations de die attach .......................... 57
2.3.1. Le report de puces sur substrat par brasure (solder) ......... 57
2.3.2. Le report de puces sur substrat par collage (glue) .......... 59
2.3.3. Le report de puces sur substrat par retournement
(flip chip ou flipping) ............................... 60
2.3.3.1. Procédé par refusion (bumps fusibles) ............. 61
2.3.3.2. Procédé par thermocompression ................. 62
2.3.3.3. Report par collage ......................... 63
2.3.4. Le report de puces sur substrat par empilage (stacked die) ..... 64
2.3.4.1. Structure pyramidale........................ 64
2.3.4.2. Structure non pyramidale ..................... 64
2.4. Principales séquences opératoires de die attach ou de flip chip ..... 66
2.4.1. Principes généraux ............................ 66
2.4.2. Principales opérations de contrôle ................... 68
2.4.3. Le mécanisme d’éjection des puces .................. 69
2.4.4. Les outils de préhension des puces ................... 71
2.4.5. Les propriétés des colles ......................... 72
2.5. Les propriétés des pâtes à braser ....................... 74
2.6. Bibliographie ................................... 74
Chapitre 3. Généralités sur les procédés d’interconnexion .......... 75
Gilles POUPON et Stéphane BELLENGER
3.1. Introduction.................................... 75
3.2. Principaux procédés d’interconnexion .................... 76
3.3. Le câblage filaire ................................ 77
3.3.1. Le ball bonding .............................. 77
3.3.2. Le wedge bonding ............................. 78
3.3.3. Quelle technique choisir ? ........................ 79
3.3.4. Le fil79
3.3.4.1. Nature des fils............................ 80
3.3.3.2. Autres critères de choix ...................... 81
3.4. Evolution du wire bonding en regard
des nouvelles évolutions technologiques ..................... 81
3.4.1. L’interconnexion faible pas ....................... 82
3.4.2. Le stacking des puces .......................... 82
3.5. Bibliographie ................................... 83
































Table des matières 11
Chapitre 4. Protection et finition des composants ................ 85
Stéphane BELLENGER
4.1. Le back end : une multitude de procédés en fonction
des boitiers traités ................................... 85
4.2. Les opérations de protection .......................... 87
4.2.1. L’encapsulation des composants .................... 87
4.2.2. Le moulage par transfert ......................... 88
4.2.2.1. Les résines de moulage ...................... 92
4.2.2.2. Le cycle de moulage ........................ 94
4.2.2.3. Remarques sur le moule et la presse............... 96
4.2.3. Le moulage par compression97
4.2.4. Cas particuliers d’enrobage des composants ............. 98
4.2.4.1. L’underfilling ............................ 98
4.2.4.2. Le glob top ............................. 100
4.2.4.3. Le dam and fill ........................... 101
4.2.5. Le retrait des bavures de résine (deflashing) ............. 102
4.2.5.1. L’ébavurage mécanique ...................... 103
4.2.5.2. L’ébavurage combiné (chimique ou électrochimique
et mécanique) ................................. 104
4.3. La finition des composants ........................... 105
4.3.1. L’étamage des connexions........................ 106
4.3.1.1. L’étamage électrolytique ..................... 107
4.3.2. Le marquage des composants ...................... 110
4.3.2.1. Opération de marquage effectuée avant un test électrique ... 111
4.3.2.2. Opération de marquage effectuée après le test électrique .... 111
4.3.3. La séparation des boitiers et la finition des connexions ....... 112
4.3.3.1. Séparation des boitiers par découpe mécanique ........ 112
4.3.3.2. La séparation des boitiers par sciage mécanique 116
4.3.4. Cas particulier du billage des BGA .................. 118
4.4. Les boitiers leadless : une simplification pour tous ............ 120
4.4.1. Le moulage en nappe........................... 121
4.4.2. Elimination des procédés d’ébavurage et d’étamage ........ 122
4.4.3. Simplification du procédé de séparation, suppression
du cambrage .................................... 123
4.5. Bibliographie ................................... 123
DEUXIÈME PARTIE. Interconnexions flip chip ................... 125
Chapitre 5. Les interconnexions flip