cours-sm07

Astauffe

Informations

• Publié par: Emmo
• Nombre de lectures: 34
• Langue: Français

Extrait

Unité de commande avec compteur d’adresse

„ Système microprogrammé „ Répertoire d’instructions „ Programme et format des instructions „ Réalisation

[e-mail]

Système microprogrammé

La réalisation microprogrammée de l’unité de commande d’un système numérique est basée sur l’utilisation d’une mémoire morte et d’un compteur d’adresse

Les mots de la mémoire morte représentent chacun une instruction du programme

Les instructions du programme se composent de trois types de champs: -le champ de test -le champ d’adresse -le champ de commande

1

Système microprogrammé La réalisation microprogrammée de l’unité de commande d’un système numérique se caractérise par son répertoire d’instructions La conception s’effectue à partir de l’organigramme fonctionnel en accomplissant les étapes suivantes: - rédaction du programme original - détermination du format et des champs des instructions - adaptation et codage du programme original - déclaration des registres et des ressources de l’unité de commande - schéma et table des opérations de l’unité de commande - réalisation de l’unité de commande à l’aide de composants combinatoires et séquentiels

Répertoire d’instructions Unité de commande à deux instructions avec compteur d’adresse

IF T=0 THEN GOTO ADR0

ADR T ADR+1 ADR0

instruction de test

2

Répertoire d’instructions Unité de commande à deux instructions avec compteur d’adresse

DO OP

ADR OP ADR+1

instruction de commande

Programme et format

F<=1 E A<=0, B<=X, C<=Y, F<=0, I<=0 (A,B)<=(A,B)*2, B(0)<=0 A<=A-C A(7) B(0)<=1 (A,B)<=(A,B)*2, B(0)<=0 (A,B)<=(A,B)*2, B(0)<=0 A<=A+C, I<=I+1 A<=A-C, I<=I+1 I7 A(7) A<=A+C B(0)<=1 organigramme fonctionnel du diviseur

3

Programme et format

operation description S(3:0) OP0 NOP 0000 OP1 F <= 1  0001 OP2 A <= 0, B <= X, C <= Y, F <= 0, I <= 0  0010 OP3 (A,B) <= (A,B) * 2, B(0) <= 0 0011 OP4 B(0) <= 1  0100 OP5 A <= A + C  0101 OP6 A <= A - C 0110 OP7 A <= A + C, I <= I + 1  0111 OP8 A <= A - C, I <= I + 1  1000

table des opérations du diviseur

Programme et format

WAIT: DO OP1 IF E=0 THEN GOTO WAIT EXECUTE: DO OP2 DO OP3 DO OP6 LOOP: IF A(7)=0 THEN GOTO SUBC ADDC: DO OP3 DO OP7 TEST: IF I7=0 THEN GOTO LOOP IF A(7)=0 THEN GOTO INCB DO OP5 GOTO WAIT SUBC: DO OP4 DO OP3 DO OP8 GOTO TEST INCB: DO OP4 GOTO WAIT programme original du diviseur

4

Programme et format

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17

DO OP1 IF E=0 THEN GOTO 0 DO OP2 DO OP3 DO OP6 IF A(7)=0 THEN GOTO 12 DO OP3 DO OP7 IF I7=0 THEN GOTO 5 IF A(7)=0 THEN GOTO 16 DO OP5 IF K=0 THEN GOTO 0 DO OP4 DO OP3 DO OP8 IF K=0 THEN GOTO 8 DO OP4 IF K=0 THEN GOTO 0

adressage décimal des instructions

Programme et format

0 TEST  ADR0 7 6 5 4 0

1 -  OP 7 3 0

format des instructions du programme

5

ADR M(ADR) 00000 100  00001 00001 000  00000 00010 100  00010 00011 100  00011 00100 100  00110 00101 001  01100 00110 100  00011 00111 100  00111 01000 010  00101 01001 001  10000 01010 100  00101 01011 011  00000 01100 100  00100 01101 100  00011 01110 100  01000 01111 011  01000 10000 100  00100 10001 011  00000 programme binaire de la mémoire

Réalisation

L’unité de commande microprogrammée avec compteur d’adresse nécessite les registres et les ressources suivants: -un registre 5 bits AC4:0 comme compteur d’adresse de la mémoire morte -un mémoire morte M de 18 mots de 8 bits pour le programme de l’unité de commande -un opérateur logique S pour annuler les 4 bits de commande lors des instructions de test - un multiplexeur T pour sélectionner les variables de test

déclaration des ressources et des registres

6

E A(7) I7 K=0

T

Réalisation

AC4:0

M

schéma de l’unité de commande

Réalisation

S

operation description  CLR IC OP1 AC := 0, S = - 1 - OP2 AC <= M(AC) ADR0 , S = 0  0 0 OP3 AC <= AC + 1, S = 0 0 0 OP4 AC <= AC + 1, S = M(AC) O P 0 1

table des opérations de l’unité de commande

T - 0 1 -

7

Réalisation

Opérations effectuées par le compteur d’adresse AC: AC <= M(AC) ADR0 AC <= AC 1 +

Table des opérations du composant séquentiel 5 bits correspondant:

operation CLEAR LOAD COUNT

description Q(4:0) := 00000 Q(4:0) <= D(4:0) Q(4:0) <= Q(4:0) + 1

Réalisation Compteur d’adresse AC4:0

symbole VHDL

CLR 1 0 0

S - 0 1

8

Réalisation

architecture RTL

Réalisation

Opérations effectuées par l’opérateur logique S pour le contrôle des bits de commande: S = 0 S = M(AC) OP

Table des opérations du composant combinatoire 4 bits correspondant:

operation ZERO TRUE

description Y(3:0) = 0000 Y(3:0) = D(3:0)

S 0 1

9

Réalisation

Opérateur logique S

symbole VHDL

Réalisation

Opérateur logique S

architecture RTL

10

Réalisation Opérations effectuées par le multiplexeur de test T: T = E T = A(7) T = I7   T = K = 0

Table des opérations du composant combinatoire 1 bit correspondant:

operation SELECT 0 SELECT 1 SELECT 2 ZERO

description Y = D0 Y = D1 Y = D2 Y = 0

Réalisation Multiplexeur de test T

symbole VHDL

S1 0 0 1 1

S0 0 1 0 1

11