UTBM 2001 mi43 microprocesseurs, interfaces et logiciels de base genie informatique semestre 2 final

Description

Printemps 2001 Final – MI43 1. Description 1.1. Processeur Microprocesseur 8 bits, 16 lignes d'adresse (A15…A0) et 8 lignes de données (D7…D0), deux modes d'exécution : utilisateur et superviseur. En mode utilisateur, les adresses accessibles sont comprises entre 2000 et BFFF, les autres adresses ne sont pas accessibles. En mode superviseur tout l'espace mémoire est accessible. Le microprocesseur possède trois lignes d'interruption autovectorisées. Les vecteurs d'interruptions sont placés en fin de zone adressable : adresses FFF6 à FFFF. Aux adresses FFFC et FFFE on trouve, respectivement, les vecteurs d'interruption de l'interruption logicielle et du signal Reset. Excepté l’interruption de Reset qui est non masquable, les autres interruptions sont toutes Adresses Mémoire de même priorité et peuvent être masquées par mise à un d’un bit du registre d’état. Toute interruption prise en compte par le processeur implique le passage du processeur en mode superviseur, le masquage des interruptions, l’appel de la routine de traitement déterminée par le vecteur d’interruption. FFF6 IRQ 1 FFF8 IRQ 2 FFFA IRQ 3 FFFC SWI FFFE Reset1.2. Organisation mémoire On souhaite l’organisation mémoire suivante : • Adresses de 0 à 3FFF, bloc mémoire 1 destiné à accueillir les données (RAM). • Adresses de 8000 à BFFF, bloc mémoire 2 destiné à accueillir le code utilisateur (EEPROM) • Adresses de C000 à CFFF bloc mémoire 3 réservé aux interfaces d’E/S ...

Informations

• Publié par: shura
• Nombre de lectures: 127
• Langue: Français

Extrait

Printemps 2001

UTBM

1/2

Nicolas Lacaille

Final – MI43

1. Description

1.1. Processeur

Microprocesseur 8 bits, 16 lignes d'adresse (A15…A0) et 8 lignes de données (D7…D0), deux modes d'exécution : utilisateur

et superviseur.

En mode utilisateur, les adresses accessibles sont comprises entre 2000 et BFFF, les autres adresses ne sont pas accessibles. En

mode superviseur tout l'espace mémoire est accessible.

Le microprocesseur possède trois lignes d'interruption autovectorisées. Les vecteurs d'interruptions sont placés en fin de zone

adressable : adresses FFF6 à FFFF. Aux adresses FFFC et FFFE on trouve, respectivement, les vecteurs d'interruption de

l'interruption logicielle et du signal Reset.

Excepté l’interruption de Reset qui est non masquable, les autres interruptions sont toutes

de même priorité et peuvent être masquées par mise à un d’un bit du registre d’état.

Toute interruption prise en compte par le processeur implique le passage du processeur en

mode superviseur, le masquage des interruptions, l’appel de la routine de traitement

déterminée par le vecteur d’interruption.

1.2. Organisation mémoire

On souhaite l’organisation mémoire suivante :

•

Adresses de 0 à 3FFF, bloc mémoire 1 destiné à accueillir les données (RAM).

•

Adresses de 8000 à BFFF, bloc mémoire 2 destiné à accueillir le code utilisateur (EEPROM)

•

Adresses de C000 à CFFF bloc mémoire 3 réservé aux interfaces d’E/S (Interfaces diverses)

•

Adresses de E000 à FFFF EEPROM bloc mémoire 4 destiné à accueillir l’exécutif (EEPROM)

Il est nécessaire pour chaque bloc de disposer de commandes de sélection

actives sur niveau bas

que l’on notera CS

i

#, où i

correspond au numéro de bloc.

Dans l’espace d’E/S on trouve 2 ports permettant le dialogue avec un contrôleur clavier

•

PortA : port d’E/S fonctionnant en entrée et d’adresse C000

•

PortB : port d’E/S fonctionnant en sortie et d’adresse C001

1.3. Interface clavier

On connecte sur un port d'entrée du processeur un clavier muni de son contrôleur.

Lorsqu'un caractère est saisi au clavier, le contrôleur envoie le code ASCII associé vers l'interface suivant le protocole

matériel suivant :

-

positionnement du caractère sur les lignes de données

-

mise à l'état bas de la ligne STROBE#

-

attente de la réponse correspondant à la mise à l’état bas de la ligne ACK#

-

remise à l'état haut de la ligne STROBE# dès que la ligne ACK# est activée

1.4. Exécutif

L’exécutif est un exécutif multitâche qui tourne en mode superviseur. Les requêtes systèmes impliquent le passage du

processeur du mode utilisateur au mode superviseur.

1.1.4. Sous système d’E/S

L’exécutif comprend un sous système d’E/S permettant une gestion cohérente des requêtes d’E/S émises par les applications

utilisateur.

IRQ 1

IRQ 2

IRQ 3

FFF6

FFF8

FFFA

Adresses

Mémoire

FFFC

Reset

SWI

FFFE

D7

D0

STROBE#

ACK#

Contrôleur clavier

IRQ 1

Bit 0 du port B

Port A