Amplificateur de puissance en classe commutée pour application dans un émetteur multiradio à haut rendement, Switchmode power amplifier for high efficiency multiradio transmitter

Luis Andia Montes

Description

Sous la direction de Martine Villegas
Thèse soutenue le 05 octobre 2010: Paris Est
Cette thèse porte sur la conception d’un amplificateur de puissance à haut rendement entrant dans une architecture d’émission pour des terminaux mobiles multi-radio fonctionnant dans la bande de fréquences 800MHz – 6 GHz. Une architecture polaire avec codeur d’enveloppe ΣΔ a été validée, pour un fonctionnement multiradio, avec un signal test respectant la norme actuellement la plus contraignante, WiMAX mobile – IEEE 802.16e. Cette validation montre la pertinence, du fait de la nature invariante en amplitude du signal issu de l’architecture, d’avoir recours à un amplificateur à haut rendement en classe commutée. Une topologie novatrice d’amplificateur de puissance (PA) a été développée pour la conception et la fabrication de ce circuit. Le procédé de réalisation du PA en technologie ST CMOS SOI 130 nm est détaillé et les simulations sont validées par une caractérisation complète du PA à l’aide de mesures fréquentielles et temporelles. Mesuré avec un signal sinusoïdal à la fréquence de 3,3 GHz, le PA permet d’obtenir une puissance de sortie de +23 dBm avec un rendement en puissance ajoutée de 61% et un gain en puissance de 14 dB. Conçu et réalisé en technologie compatible CMOS, ce PA permet d’envisager une solution type SoC pour l’ensemble de l’architecture
-Amplificateur de puissance
-Haut rendement
-Multiradio
-Emetteur
-Silicium sur isolant
Evolution on demand for circuits for mobile radio transceivers pushes semiconductors industry to increasing integration levels. These constraints, added to those generated by the growing number of current and future generation wireless transmission systems that must coexist into a handheld device have turned multi-standard systems solution obsolete ; parallelizing functional blocs is no more an efficient solution. Reconfigurable multi-radio concept is a major evolution of last systems, offering high power consumption and circuit surface efficiency. This manuscript resumes our research work on multi-radio mobile emitter architectures for the frequency band going from 800 to 6000 MHz and the power amplifier associated with it. A polar architecture which includes a ΣΔ envelope modulator had been validated for multiradio design using à test signal synthesized under the most stringent of current wireless standards; IEEE 802.16e – mobile WiMAX. Validation shows pertinence, up to the non variable amplitude nature of the signal issued of the architecture, of employing a non linear and high efficient power amplifier. An innovative power amplifier topology has been adopted for its design and realization. PA design and realization procedure using 130 nm ST CMOS SOI process has been detailed and validated under PLS simulations and a complete characterization of the PA by frequency and temporal measurements. Characterized under à sine continuous waveform of frequency 3.7 GHz, the PA output power level reaches +23 dBm with a power added efficiency of 61% and a power gain of 14 dB. Designed and realized on fully CMOS compatible technology, this PA facilitates future SoC solutions for architecture plus PA circuits
-Power amplifier
-High efficiency
-Multiradio
-Transmitter
-Silicon on insulator
Source: http://www.theses.fr/2010PEST1003/document

Sujets

• Émetteur
• Silicium sur isolant

Informations

• Publié par: Thesee
• Nombre de lectures: 50
• Langue: Français
• Poids de l'ouvrage: 5 Mo

Extrait

UNIVERSITÉPARIS-EST
ÉCOLEDOCTORALEICMS
Thèsededoctorat
Spécialité:Electronique,OptroniqueetSystèmes(CNU63)
Présentéeetsoutenuepubliquementpar
LuisAlejandroANDIAMONTES
le05Octobre2010
Amplificateurdepuissanceenclassecommutée
pourapplicationdansunémetteurmultiradioà
hautrendement
Thèse dirigée par :
Prof.MartineVILLEGAS(ESYCOM/ESIEEParis).
Prof.GenevièveBAUDOIN(ESYCOM/ESIEEParis).
Encadrant Industriel :
Dr.DidierBELOT (STMicroelectronics,Minatec,Grenoble)
Compositiondujury:
Rapporteurs : Prof.EricBERGEAULT
Prof.JeanMichelNEBUS
Examinateurs : Dr.CatherineDEHOLLAIN
Dr.NathalieDELTIMPLE
tel-00587366, version 1 - 20 Apr 2011ii
tel-00587366, version 1 - 20 Apr 2011iii
Remerciements
Je tiens à remercier ici toutes les personnes qui, d'une façon ou d'une autre, ont contribué à la
réalisation de cette thèse. Tout dabord, ma gratitude va à mes directrices de thèse et mon
encadrant industriel. Merci donc à Martine Villegas et Geneviève Baudoin pour votre suivie,
guide et soutien permanents. La qualité de nos échanges en matière scientifique mont permis
davancer à pas sûrs dans le monde de la recherche. Merci à Didier Belot pour tes conseils et
ta riche vision industrielle en matière de veille scientifique et technologique ainsi quen
conception de circuits intégrés.
Merci à Eric Bergeault et Jean Michel Nebus pour avoir accepté dêtre les r apporteurs de ce
manuscrit de thèse. Ma gratitude va aussi à Catherine Dehollain et Nathalie Deltimple pour
avoir accepté dêtre membres de mon jury de thèse.
Je remercie ensuite à lensemble de léquipe « Innovation & Collaborative Research » au sein
de ST Microelectronics Crolles/Minatec. Bien que dun nombre réduit de mem bres, lune des
équipe les plus dynamiques au sein de ST. Nos enrichissants échanges sont pour beaucoup
dans les résultats obtenus dans le cadre de cette thèse. Merci à ses membres permanents et
éventuelles ingénieurs, thésards, stagiaires et autres. Ma gratitude va particulièrement à
Baudouin Martineau, pour avoir partagé avec moi, sans recèle, ses connaissances et sa riche
expérience en conception de circuits submicroniques. Au sein de ST Microelectronics et ST
Ericsson, mes remerciements vont aussi à Olivier Richard, Vincent Knopik, Christine
Raynaud, Frederic Gianesello, Olivier Bon et bien dautres.
Coté ESIEE Paris, je tiens à remercier à tous mes collègues, en particulier les membres du
laboratoire Signaux et Télécommunications, que vous soyez partie du corps enseignant ou
administratif, thésards ou autre je vous remercie des moments déchange, de réflexion et de
détente partagés.
Bien évidemment au-delà de laspect technique, toutes ces personnes ont contribué à ce que
cette thèse soit aussi enrichissante humainement. Je rajouterai ainsi à cette liste toutes les
personnes que jai pu côtoyer dans les différents services tant au sein de lESIEE Paris
comme au sein de ST et ST Ericsson.
Finalement un grand merci à ma famille et à mes amis, rien de ceci na urait été pas possible
sans votre concours. A mes parents, Juana et Luis, pour vos précieux conseils, à mes surs,
Katherine, Cecilia, Andrea, Veronica pour un soutien sans frontières. Un grand merci va
surtout à ma sur Cecilia, pour son incroyable patience avec son petit/grand frère.
tel-00587366, version 1 - 20 Apr 2011iv
tel-00587366, version 1 - 20 Apr 2011v
Résumé
Lévolution du marché de circuits pour la conception de terminaux de radiocommunication
mobiles, exige des fournisseurs de solution silicium des niveaux dintégration de plus en plus
élevés. Dans ce cadre, et suite au grandissant nombre de technologies de transmission sans-fil
qui doivent coexister dans un transceiver portatif pour les générations actuelles et à venir de
radiocommunication, la seule parallélisation de blocs radio, propre aux terminaux multi-
standard, nest plus une option efficiente pour sa conception. Le concept de multi-radio
reconfigurable en est une évolution menant à un rendement élevé en consommation de
puissance et surface circuit.
Cette thèse porte sur une architecture démission pour des terminaux mobiles mul ti-radio dans
la bande de fréquences allant de 800 à 6000 MHz et l’amplificateur de puissance en associé.
Une architecture polaire avec codeur d’enveloppe ΣΔ a été validée, pour une conception
multiradio, avec un signal test synthétisé en respectant la norme actuellement la plus
contraignante, WiMAX mobile – IEEE 802.16e. Cette validation montre la pertinence, du fait
de la nature invariante en amplitude du signal issu de l’architecture, d’avoir recours à un
amplificateur peu linéaire et à haut rendement. Une topologie novatrice d’amplificateur de
puissance est adoptée pour la conception et fabrication de cet élément. Le processus de
conception et réalisation du PA en technologie ST CMOS SOI 130 nm est détaillé et validé
par des simulations type PLS et par une caractérisation complète du PA à l’aide de mesures
fréquentielles et temporelles. Caractérisé à l’aide d’un signal sinusoïdal d’une fréquence de
3,3 GHz, le PA permet d’obtenir une puissance de sortie de +23 dBm avec un rendement en
puissance ajoutée de 61% et un gain en puissance de 14 dB. Conçu et réalisé en technologie
compatible CMOS, ce PA permet d’envisager une solution type SoC pour l’ensemble
architectureplusPA.
tel-00587366, version 1 - 20 Apr 2011vi
Abstract
Title:Switchmodepoweramplifierforhighefficiencymultiradiotransmitter
Keywords:poweramplifier,highefficiency,multiradio,transmitter,silicononinsulator
Evolution on demand for circuits for mobile radio transceivers pushes semiconductors
industry to increasing integration levels. These constraints, added to those generated by the
growing number of current and future generation wireless transmission systems that must
coexist into a handheld device have turned multi-standard systems solution obsolete;
parallelizing functional blocs is no more an efficient solution. Reconfigurable multi-radio
concept is a major evolution of last systems, offering high power consumption and circuit
surfaceefficiency.
This manuscript resumes our research work on multi-radio mobile emitter architectures for
the frequency band going from 800 to 6000 MHz and the power amplifier associated with it.
A polar architecture which includes a ΣΔ envelope modulator had been validated for
multiradio design using à test signal synthesized under the most stringent of current wireless
standards; IEEE 802.16e – mobile WiMAX. Validation shows pertinence, up to the non
variable amplitude nature of the signal issued of the architecture, of employing a non linear
and high efficient power amplifier. An innovative power amplifier topologyhas been adopted
for its design and realization. PA design and realization procedure using 130 nm ST CMOS
SOI process has been detailed and validated under PLS simulations and a complete
characterization of the PA by frequency and temporal measurements. Characterized under à
sinecontinuouswaveformoffrequency3.7GHz,thePAoutputpowerlevelreaches+23dBm
with a power added efficiency of 61% and a power gain of 14 dB. Designed and realized on
fully CMOS compatible technology, this PA facilitates future SoC solutions for architecture
plusPAcircuits.
tel-00587366, version 1 - 20 Apr 2011vii
tel-00587366, version 1 - 20 Apr 2011viii
Listedesacronymes
DFTSpreadDFTSAcronymesanglo-saxons
DPA DigitallyModulatedPA
3G ThirdGeneration DRC DesignRuleChecking
3GPartnershipProject3GPP DVB DigitalVideoBroadcasting
AC AlternatingCurrent EDGE EnhancedDataRatesforGSM
AMS Analog/MixedSignal Evolution
BalancetoUnbalancedBALUN ESD ElectrostaticDischarge
Transformer ErrorVectorMagnitudeEVM
BiCMOS BipolarCMOS FDD FrequencyDivisionDuplex
BJT BipolarJunctionTransistor FET FieldEffectTransistor
BuriedOxideBOX FastFourierTransformFFT
BRF BandRejectionFilter GFSK GaussianFrequencyShift
CALLUM CombinedAnalogue Locked Keying
LoopUniversalModulator GaussianMinimumShiftGMSK
CCDF ComplementaryCumulative Keying
DistributionFunction GSM GlobalSystemforMobile
ComplementaryCodeKeyingCCK Communications
CDMA CodeDivisionMultiple GeneralPurposeGP
Access GPS GlobalPositioningSystem
CMCD CurrentModeClassD GSA GlobalSemiconductorAlliance
CMOS ComplementaryMOS HarmonicBalanceHB
CORDIC CoordinateRotationDigital H-FDD HalfDivisionFDD
Computer IEEE InstituteofElectricaland
CyclicPrefixCP ElectronicsEngineers
CR CognitiveRadio IF IntermediateFrequency
CW ContinuousWave IFFT InverseFFT
DigitalAudioBroadcastingDAB ITRS InternationalTechnology
DCS DigitalCellularSystem RoadmapforSemiconductors
DFE DigitalFrontEnd LAI LowAreaInductor
DiscreteFourierTransformDFT
tel-00587366, version 1 - 20 Apr 2011ix
LA