Evolution of transistor circuits [Elektronische Ressource] / presented by Martin Albrecht Trefzer

Informations

• Publié par: ruprecht-karls-universitat_heidelberg
• Publié le: 01 janvier 2006
• Nombre de lectures: 31
• Langue: Deutsch
• Poids de l'ouvrage: 7 Mo

Extrait

DISSERTATION
submitted to the
Combined Faculties for the Natural Sciences and for Mathematics
of the
Ruperto-Carola-University of Heidelberg, Germany
for the degree of
Doctor of Natural Sciences
presented by
Dipl.-Phys. Martin Albrecht Trefzer
born in Lo¨rrach, Germany
Date of oral examination: 13.12.2006Evolution of Transistor Circuits
Referees: Prof. Dr. Karlheinz Meier
Prof. Dr. Fred A. HamprechtEvolution von Transistor Schaltungen
Der Entwurf von analogen Schaltungen ist ein Bereich der Elektronikentwicklung, der dem Entwickler ein hohes
Maß an Wissen und Kreativita¨t beim Lo¨sen von Problemen abverlangt. Bis heute gibt es nur rudimenta¨re analy-
tische Lo¨sungen um die Bauteile von Schaltungen zu dimensionieren. Motiviert durch diese Herausforderungen,
konzentriert sich diese Arbeit auf die automatische Synthese analoger Schaltungen mit Hilfe von Evolutiona¨ren
Algorithmen. Als analoges Substrat wird ein field programmable transistor array (FPTA) benutzt, das ein Feld von
konfigurierbaren Transistoren zur Verfu¨gung stellt. Der Einsatz von echter Hardware bietet zwei Vorteile: erstens
ko¨nnen entstehende Schaltungen schneller getestet werden als mit einem Simulator und zweitens funktionieren die
gefundenen Schaltungen garantiert auf einem echten Chip. Softwareseitig eignen sich Evolutiona¨re Algorithmen
besonders gut fu¨r die Synthese analoger Schaltungen, da sie keinerlei Vorwissen u¨ber das Optimierungsproblem
beno¨tigen. In dieser Arbeit werden neue genetische Operatoren entwickelt, die das Versta¨ndnis von auf dem FPTA
evolutionierten Schaltungen erleichtern und außerdem Lo¨sungen finden sollen, die auch außerhalb des Substrates
funktionieren. Dies ist mit der Hoffnung verbunden, mo¨glicherweise neue und ungewo¨hnliche Schaltungsprinzi-
pien zu entdecken. Weiterhin wird ein mehrzieliger Optimierungsalgorithmus implementiert und verfeinert, um
die Vielzahl von Variablen beru¨cksichtigen zu ko¨nnen, die fu¨r die gleichzeitige Optimierung von Topologie und
Bauteiledimensionierung notwendig sind. Die vorgeschlagenen genetischen Operatoren, sowie die mehrzielige
Optimierung werden fu¨r die Evolution von logischen Gattern, Komparatoren, Oszillatoren und Operationsversta¨r-
kern eingesetzt. Der Ressourcenverbrauch der durch Evolution gefundenen Schaltungen wird damit vermindert
und es ist mo¨glich in einigen Fa¨llen einen u¨bersichtlichen Schaltplan zu erstellen. Ein modulares System fu¨r die
Evolution von Schaltungen auf konfigurierbaren Substraten wurde entwickelt. Es wird gezeigt, dass mit diesem
System FPTA-Architekturen modelliert und direkt fu¨r Evolutionsexperimente verwendet werden ko¨nnen.
Evolution of Transistor Circuits
Analog circuit design is a discipline of electronic design, that demands a lot of knowledge and experience as
well as a considerable amount of creativity in solving diverse problems from the designer and there are to date
only rudimentary analytical solutions for parameterizing circuit topologies. Motivated by the latter challenges, this
thesis focuses on the analog design automation for FPTA architectures by means of evolutionary algorithms (EAs).
The advantages of using real hardware for circuit evolution are the significantly faster evaluation of candidate
solutions compared to a simulator and the fact that found solutions are guaranteed to work on a real-world substrate.
On the software side EAs are particularly well suited for analog circuit synthesis since they do not require prior
knowledge of the optimization problem. New genetic operators are developed within this thesis aiming to facilitate
the understanding of evolved FPTA circuits and to find solutions that can be transfered to other technologies. A
great hope is thereby to possibly discover unusual, new design principles. Furthermore, a multi-objective algorithm
is implemented and refined, in order to allow for taking the numerous variables into account, that are required for
optimizing the topology and the dimensioning of transistor circuits. The proposed genetic operators and the multi-
objective approach are successfully applied to the evolution of logic gates, comparators, oscillators and operational
amplifiers. It is achieved to reduce the resource consumption of evolved circuits and in some cases it is possible
to generate clear schematics of good solutions. A modular framework for the evolution of circuits on configurable
substrates has been developed, which is used to perform the experiments and is further demonstrated to be useful
for modeling FPTA architectures and subsequently using them in evolution experiments.Contents
Introduction 1
I Foundations 5
1 CMOS Analog Circuit Design 7
1.1 Physical Representation of the CMOS Transistor . . . . . . . . . . . . . 8
1.1.1 Operation Regions . . . . . . . . . . . . . . . . . . . . . . . . . 11
1.1.2 Parasitic Capacitances . . . . . . . . . . . . . . . . . . . . . . . 12
1.1.3 Large Signal and Small Signal Model. . . . . . . . . . . . . . . . 13
1.1.4 Possible Configurations . . . . . . . . . . . . . . . . . . . . . . 14
1.2 Realizing Switches with Transmission Gates . . . . . . . . . . . . . . . . 15
1.2.1 Parasitics of Transmission Gates . . . . . . . . . . . . . . . . . . 15
1.3 CMOS Transistor Modeling . . . . . . . . . . . . . . . . . . . . . . . . 16
1.3.1 SPICE LEVEL3 Simulation Model . . . . . . . . . . . . . . . . 17
1.3.2 BSIM3v3 Simulation Model . . . . . . . . . . . . . . . . . . . . 17
1.4 CMOS Design Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2 Evolutionary Algorithms 21
2.1 Inspiration from Natural Evolution . . . . . . . . . . . . . . . . . . . . . 22
2.1.1 Darwinian Evolution . . . . . . . . . . . . . . . . . . . . . . . . 22
2.1.2 The Genetic Level . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.1.3 From Genotype to Phenotype . . . . . . . . . . . . . . . . . . . 25
2.2 Building Evolutionary Algorithms on Nature’s Concepts . . . . . . . . . 25
2.2.1 Historical Roots and Current Subareas . . . . . . . . . . . . . . . 26
2.2.2 Modules of Evolutionary Algorithms . . . . . . . . . . . . . . . 27
2.2.3 Extensions to Evolutionary Algorithms . . . . . . . . . . . . . . 29
2.3 Characterization of Evolutionary Algorithms . . . . . . . . . . . . . . . 29
2.3.1 Features for Global Optimization . . . . . . . . . . . . . . . . . 30
2.3.2 Is Any Convergence Guaranteed? . . . . . . . . . . . . . . . . . 30
2.3.3 Model-Free Heuristics . . . . . . . . . . . . . . . . . . . . . . . 31
2.3.4 No Free Lunch Theorem . . . . . . . . . . . . . . . . . . . . . . 32
2.3.5 Feasible and Infeasible Solutions . . . . . . . . . . . . . . . . . . 32
IContents
II Analog Circuits Evolution Framework 35
3 The FPTA: an Analog Evolvable Hardware Substrate 37
3.1 The FPTA’s Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . 39
3.1.1 Configurable Transistor Cell . . . . . . . . . . . . . . . . . . . . 39
3.1.2 Transistor Cell Array . . . . . . . . . . . . . . . . . . . . . . . . 40
3.1.3 Comparison with the JPL FPTA . . . . . . . . . . . . . . . . . . 42
3.1.4 An Overview of FPAAs from Industry . . . . . . . . . . . . . . . 43
3.2 The Hardware Evolution Setup . . . . . . . . . . . . . . . . . . . . . . . 44
3.2.1 The Controller: a Standard PC Hosting a FPGA-Based PCI Card . 44
3.3 Characteristics of the FPTA and the Hardware Environment . . . . . . . . 45
3.3.1 Bandwidth . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3.3.2 Noise, Distortion and Accuracy . . . . . . . . . . . . . . . . . . 46
3.3.3 Influence of Configuration Circuitry . . . . . . . . . . . . . . . . 47
3.4 Why Hardware in the Loop for Circuit Evolution? . . . . . . . . . . . . . 49
4 Analog Circuit Simulator 51
4.1 Introduction to Circuit Simulators . . . . . . . . . . . . . . . . . . . . . 51
4.2 Operation Principle of Analog Circuit Simulators . . . . . . . . . . . . . 52
4.2.1 CMOS Device Modeling . . . . . . . . . . . . . . . . . . . . . . 52
4.2.2 The SPICE Netlist: Circuit Description and Simulation . . . . . . 53
4.2.3 Floating Nodes and Initial Conditions . . . . . . . . . . . . . . . 55
4.3 Simulator in the Loop: Berkeley SPICE3f5, NGSPICE . . . . . . . . . . 56
4.4 Extracting Netlists from FPTA Results . . . . . . . . . . . . . . . . . . . 57
4.4.1 Level 1: Simulation with Plain Transistors . . . . . . . . . . . . . 58
4.4.2 Level 2: Simulation Including Resistances of Switches . . . . . . 58
4.4.3 Level 3: Simulation Including the Whole Configuration Circuitry 58
4.5 Cadence Design Framework . . . . . . . . . . . . . . . . . . . . . . . . 59
4.5.1 Circuit Simulation in Cadence . . . . . . . . . . . . . . . . . . . 59
4.5.2 Automatic Schematic Generation Using SKILL . . . . . . . . . . 60
5 Evolution Software Environment 65
5.1 Operation Principle of the Modular Evolution Software Framework . . . 66
5.2 The Algorithmic Side of the Evolution Software . . . . . . . . . . . . . . 66
5.2.1 Class Structure of the Evolutionary Algorithm . . . . . . . . . . 68
5.2.2 Derivation of Custom Evolutionary Algorithms . . . . . . . . . . 68
5.2.3 Implementation of Modular Genetic Operators . . . . . . . . . . 69
5.3 Analysis and Evaluation of the Genomes . . . . . . . . . . . . . . . . . . 70
5.3.1 Class Structure of the Testmode-Based Experimental Setup . . . . 70