Niveau: Secondaire, Lycée, Terminale
TP Khepera - Coupleur E/S Programmation des entrees-sorties sur un coupleur serie Z85230 3IF, INSA de Lyon, 2008/2009 Christian Wolf, Emil Dumitrescu RS232 KHEPERA II TERMINAL VT 220 PC + TERMINAL EMULATION ...BUS PARALLEL 1 Introduction Dans ce TP, nous nous interesserons au codage des couches les plus basses d'un systeme de communication par ligne serie. Pour cela, nous allons encapsuler, dans un module C (appele module systeme), les procedures d'acces au coupleur serie Z85230. Nous realisons donc une sous-partie de la couche physique (la couche “Systeme”) en nous basant sur le travail realise en TD concernant l'initialisation du coupleur Z85301. 1Les differences entre le Z85230 et le Z8530 sont minimes (du moins pour l'utilisation que nous en faisons). Outre la vitesse du quartz (qui depend de la carte – voir ci-dessous), la principale difference est l'existence, sur le Z85230, d'un registre 7' qui doit etre initialise a zero (le registre 7' permet d'acceder en lecture a certains registres d'ecriture – WR3, WR4, WR5, WR7' et WR10 – et de supprimer virtuellement les buffers d'emission et de reception). La procedure d'initialisation du registre 7' est simple (la notice technique du Z85230 specifie que : Write Register 7' is addressed by setting WR15 bit, D0=1 and then addressing WR7).
- travail realise en td concernant l'initialisation du coupleur z85301
- signal de break
- coupleur
- perte de ligne
- ecrasement concernant les caracteres rec¸us
- procedure de liberation de la ligne serie
- define parity
- z85230
- caracteres rec¸us