259 pages
Français

N° d'ordre

-

Obtenez un accès à la bibliothèque pour le consulter en ligne
En savoir plus

Description

Niveau: Supérieur, Doctorat, Bac+8
N° d'ordre 2312 2005 THÈSE présentée pour obtenir le titre de DOCTEUR DE L'INSTITUT NATIONAL POLYTECHNIQUE DE TOULOUSE Ecole Doctorale : Génie Electrique, Electronique et Télécommunications Spécialité : Conception des Circuits Microélectroniques et Microsystèmes par Denis STANDAROVSKI Ingénieur de l'École Nationale Supérieure d'Électrotechnique, d'Électronique, d'Informatique et des Télécommunications DEA Conception des Circuits Micro-Électroniques et Micro-Systèmes de l'INPT Contribution à la conception de circuits intégrés analogiques en technologie CMOS basse tension pour application aux instruments d'observation de la Terre soutenue le 19 décembre 2005 devant le jury composé de : M. Marc LESCURE Directeur de Thèse M. Pascal NOUET Rapporteur M. Philippe BENECH Rapporteur M. Jean-Yves SEYLER Membre M. Vincent LÈBRE Membre M. Pierre MAGNAN Membre Thèse préparée au Laboratoire d'Électronique de l'ENSEEIHT E.A. 829 du MNRT

  • instruments d'observation de la terre

  • architecture des chaînes vidéo des instruments d'observation de la terre

  • dea conception des circuits micro-électroniques

  • méthodologie pour le calcul analytique des transferts en boucle ouverte d'amplificateurs opérationnels

  • conception de circuits

  • environnement spatial ?

  • signal processor


Sujets

Informations

Publié par
Nombre de lectures 63
Langue Français
Poids de l'ouvrage 6 Mo

N° d’ordre 2312 2005
THÈSE
présentée
pour obtenir le titre de

DOCTEUR DE L’INSTITUT NATIONAL POLYTECHNIQUE DE TOULOUSE

Ecole Doctorale : Génie Electrique, Electronique et Télécommunications
Spécialité : Conception des Circuits Microélectroniques et Microsystèmes

par
Denis STANDAROVSKI
Ingénieur de l’École Nationale Supérieure d’Électrotechnique, d’Électronique, d’Informatique
et des Télécommunications
DEA Conception des Circuits Micro-Électroniques et Micro-Systèmes de l’INPT


Contribution à la conception de circuits intégrés analogiques en
technologie CMOS basse tension pour application aux
instruments d’observation de la Terre

soutenue le 19 décembre 2005 devant le jury composé de :


M. Marc LESCURE Directeur de Thèse
M. Pascal NOUET Rapporteur
M. Philippe BENECH Rapporteur
M. Jean-Yves SEYLER Membre
M. Vincent LÈBRE Membre
M. Pierre MAGNAN Membre



Thèse préparée au Laboratoire d’Électronique de l’ENSEEIHT
E.A. 829 du MNRTContribution à la conception de circuits intégrés analogiques
en technologie CMOS basse tension
pour application aux instruments d’observation de la Terre




Mots Clefs

 Circuits intégrés analogiques (ASICs)
 Technologie CMOS basse-tension
 Commutateur analogique
 Chaîne vidéo
 Échantillonneur-Bloqueur
 Rail-to-Rail
 Environnement Spatial
 Durcissement aux radiations

Résumé
Le présent mémoire de thèse s’inscrit dans la problématique d’intégration de chaînes pour
traitement du signal vidéo issu d’un capteur CCD dédiées aux instruments d’observation de la
Terre. La solution présentée à travers cette étude consiste à concevoir des circuits intégrés
spécifiques (ASIC) analogiques avec des technologies CMOS sub-microniques basse-tension,
principalement développées pour les circuits numériques complexes.
Dans une première partie, nous présentons le contexte de l’étude en abordant
l’environnement spatial et ses rayonnements inhérents. Nous précisons ensuite l’architecture des
chaînes vidéo des instruments d’observation de la Terre mis en œuvre dans les différents satellites
issus de la famille SPOT développés par le CNES.
Une étude approfondie est ensuite consacrée au circuit échantillonneur-bloqueur (E/B) car
cette fonction est limitante des performances des chaînes de traitement analogique du signal
vidéo CCD. La réponse transitoire du commutateur analogique dans les circuits d’échantillonnage
est à l’origine d’une erreur prédominante qui introduit une non-linéarité dans la caractéristique de
transfert de la chaîne vidéo en raison des phénomènes d’injection de charges lors des
commutations. Nous démontrons que cette erreur est minimisée par le choix de certaines
architectures d’E/B rapides et symétriques utilisant l’effet Miller. Nous mettons en évidence la limitation dynamique des structures en boucle fermée (marge
de phase réduite) et nous proposons une structure intéressante en termes de performances et
pouvant répondre aux besoins d’une instrumentation rapide et précise.
Les résolutions visées pour notre instrumentation (12-bits, 10-20Mechs/s) nous amènent
alors à maximiser la dynamique des signaux utiles, ce qui nous conduit à la conception de circuits
rail-to-rail en entrée et sortie. Pour concevoir ces circuits, nous analysons les cellules élémentaires
CMOS basse-tension (3.3V), telles que les miroirs de courants à grande excursion, les circuits
cascodes améliorés, les sources communes classe AB ainsi que les dispositifs de contrôle de mode
commun. A partir des caractéristiques de ces cellules, nous proposons une méthodologie pour le
calcul analytique des transferts en boucle ouverte d’amplificateurs opérationnels large bande et de
circuits transconductance.
De ces études, nous démontrerons la faisabilité de la chaîne vidéo à travers la réalisation de
deux ASICs analogiques. Un premier démonstrateur en technologie CMOS 0.6µm intègre un
amplificateur opérationnel symétrique large-bande rail-to-rail ainsi qu’un circuit E/B asymétrique.
Une contribution aux besoins d’une instrumentation spatiale rapide, précise et totalement
différentielle est développée dans une technologie BiCMOS 0.35µm à travers un circuit E/B
symétrique et son étage d’entrée en prenant en compte les méthodes de durcissement aux
radiations par layout. Contribution to low-voltage CMOS analogue integrated circuit conception
dedicated to next generation of Earth observation spatial instruments




Keywords

 Analogue integrated circuits
 Low-voltage CMOS technology
 Video Analogue Front-End circuit
 Track-and-hold circuits
 Rail-to-Rail
 Spatial Environment
 Radiations Hardening


Abstract
Thesis report describes interesting solution from integration issue of CCD signal processor
dedicated to next Earth observatory instrumentation. This one uses specific analogue integrated
circuits (ASICs) implemented on standard technology. Challenge will be so to use technologies
easily available that can be seen currently low-voltage CMOS technology, first developed to
complex digital circuit integrations.
Study context is firstly described by focusing on spatial environment and its radiations.
Structure of CCD signal processor dedicated to Earth observation is clarified and supported by
SPOT CNES program and its different satellites characteristics.
Next, the track-and-hold amplifier (THA) is studied due to its limiting characteristics on the
requirements of CCD signal processor circuit. Transient behaviour of analog switches is seen to
be the origin of dominant error on sample circuits. Due to charge injection during transition
mode, a non-linearity is introduced on the video chain transfer function. How to minimize this
error is demonstrated by choosing interesting fast and accurate THA structures using Miller
effect.
Dynamic limitation introduced by closed-loop THA architecture (with reduced phase
margin) is focused on. To meet fast and accurate instrumentation needs, a very interesting THA
structure is developed. Regards to expected instrumentation resolution (12bits, 10-20 Msamples/s), signals
dynamic range has to be maximised. Large excursion current mirrors, high-swing cascode circuits,
class AB common sources and common-mode feedback circuits are then necessary.
Finally, analogue circuit’s feasibility will be demonstrated by two ASIC realizations. A
wideband rail-to-rail operational amplifier and an asymmetric THA are implemented on a CMOS
0.6µm technology. Our contribution to fast and precise spatial instrumentation needs is to
integrate a full-differential THA with its input stage using BiCMOS 0.35µm technology and
radiations hardening techniques by layout. Glossaire

Circuit E/B

E/B Echantillonneur/Bloqueur
S/B Suiveur/Bloqueur
T Période du signal de commande d’échantillonnage. SAMPLE
T Durée de temps en mode de maintien. HOLD
T mps en mode d’acquisition. ECH
T Temps d’intégration pour un pixel. i
C Capacité de stockage du circuit E/B. H
C Capacité de charge du circuit E/B L
Constante de temps dominante du circuit E/B en mode échantillonnage.  ech
Temps d’acquisition en mode échantillonnage pour obtenir la précision relative au
t ac
codeur N bits.
Temps d’acquisition minimal nécessaire en mode échantillonnage pour être dans la
t ac_mini bande précision allouée relative au codeur N bits.
t Temps de basculement de l’horloge de commande. f
t Temps d’ouverture du commutateur analogique ap
t Temps d’établissement en mode de maintien. st
t Temps de maintien effectif (après établissement). holdeff
N Nombre de bits de résolution du codeur Analogique/Numérique.
Coefficient d’erreur de précision en mode échantillonnage exprimé en LSB.  ech
Erreur allouée au circuit E/B en mode échantillonnage exprimée en Volts.  ech
Potentiel haut de l’horloge de commande.  H
Potentiel bas de l’horloge de commande.  L
V Valeur de l’amplitude du signal d’entrée. IN
V Valeur maximale admissible de l’amplitude du signal d’entrée. IN_max
V du signal de sortie. OUT
Résistance équivalente du commutateur analogique dans son régime de conduction. rON
Rapport de charges accumulées dans le canal injectées sur l’armature haute de la capacité
inj_CH de stockage.
Quantité de charges accumulées dans le canal injectée sur l’armature haute de la capacité
Qinj_CH
Erreur de gain générée par l’injection des charges accumulées dans le canal.  canaln totale générée lors du basculement de l’horloge de commande.  transition
V Tension de décalage totale introduite lors du basculement de l’horloge de commande. offtransition
V Tension de décalage introduite par l’injection des charges accumulées dans le canal. offcanal
(canal) Erreur de tension générée par l’injection des charges accumulées dans le canal. VCH
Erreur de tension générée par le pont capacitif parasite lors du basculement de l’horloge
(clock) VCH de commande.
(transition) Erreur de tension totale générée lors du basculement de l’horloge de commande. VCH
(ouverture) nsion générée par le temps d’ouverture fini de l’horloge de commande. VCH
Fonction temporelle représentant l’erreur de tension générée par les courants de fuite
(fuite) VCH aux bornes de la capacité de stockage en mode de maintien.
I Somme des courants de fuite en mode de maintien. fuite


Transistor MOS

Paramètre transconductance K=µC . ox
K K : Pour les transistors canal N. N
K : Pour les transistors canal P. PMobilité nominale des porteurs.  0
Mobilité des porteurs. 
n Pente de la caractéristique I (V ) en régime de faible inversion. D GS
q Charge de l’électron.
Potentiel de surface.  p
N Densité d’états de surface. fs
V Tension de bande-plate (« flat-band »). FB
T Température du composant.
u Tension thermique u =k T/q. T T B
k Constante de Boltzmann. B
W/L Rapport de la largeur W et de la longueur L du canal du transistor MOS.
W Largeur du canal du transistor MOS.
W Largeur du canal du transistor MOS tenant compte de la largeur W . eff int
L Longueur du canal du transistor MOS.
L Longueur du canal du transistor MOS tenant compte de la longueur L . eff D
L Longueur latérale sous la grille des îlots de diffusions source et drain L =L . D D int
L Longueur de recouvrement entre grille et îlots de diffusion. int
r Résistance à l'état passant en zone ohmique du transistor MOS. ON
g Transconductance petit signal de la grille du transistor MOS. m
g Conductance petit signal drain-source du transistor MOS. DS
g Transconductance petit signal du substrat du transistor MOS. mb
V Tension de seuil du transistor MOS. th
V Tension de seuil du transistor MOS sans effet substrat. th0
V Tension statique grille-source. GS
v Tension dynamique petit signal grille-source. GS
V Tension statique drain-source. DS
v Tension dynamique petit signal drain-source. DS
V Tension statique bulk-source. BS
v Tension dynamique petit signal bulk-source. BS
V Tension de saturation statique au delà de laquelle le MOS est en zone saturée. DSsat
Paramètre représentatif de la modulation de la longueur du canal. 
V Tension du MOS V =1/ . A A
I Courant drain quasi-statique du transistor MOS. D
i nt drain dynamique petit signal du transistor MOS. D
I Courant de grille quasi-statique du transistor MOS. G
Q Quantité de charges accumulées dans le canal en régime de conduction. canal
C Capacité de recouvrement grille/drain(ou source) OV
Crille/source OVs
C Capacirille/drain OVd
Cté grille/canal canal
C Capacité de l'oxyde de grille par unité de surface. ox
C té de l'oxyde de recouvrement par unité de surface. oxOV
C Capacité grille-drain du transistor MOS. GD
C té grille-source du transistor MOS. GS
C Capacité grille-substrat du transistor MOS. GB
C Capacité drain-substrat du transistor MOS. DB
C Capacité source-substrat du transistor MOS. SB
C Capacité drain-source du transistor MOS. DS

Fonctions analogiques

V Tension d'alimentation la plus positive. DD
V Tension d'alimentation la plus négative. SS
V Amplitude du signal crête à crête. pp
v ; v Tensions dynamiques petit signal. s eTensions alternativesv t  V  v sin 2 f t    . v (t) ; v (t) s e e E e
f Fréquence de commutation des phases dans un circuit numérique. S
erf Fréquence de coupure haute d’une filtre passe-bas du 1 ordre. CHf
S Densité spectrale quadratique du signal X. X
e Tension de bruit d’origine thermique. T
 Constante de temps localisée  = RC.
g Conductance de sortie. out
ierGBW Produit gain bande passante au 1 ordre en boucle ouverte.
(SNR) Dynamique maximale du signal utile alternatif disponible en sortie. max
G (p) Gain en tension intrinsèque. i
G Gain en tension intrinsèque de plateau. i0
G (p) Gain en tension intrinsèque en boucle ouverte. iBO
G Gain en tension intrinsèque de plateau en boucle ouverte. i0BO
A (p) Gain en tension différentiel. d
A Gain entiel de plateau. d0
V Tension de mode commun statique d'un amplificateur différentiel. mc
v Tension différentielle dynamique petit signal d'un amplificateur différentiel. d