140 pages
Français

No d'ordre:

-

Obtenez un accès à la bibliothèque pour le consulter en ligne
En savoir plus

Description

Niveau: Supérieur, Doctorat, Bac+8
No d'ordre: 2512 THÈSE présentée pour obtenir le titre de Docteur de l'Institut National Polytechnique de Toulouse par Pierre LAQUERRE Équipe d'accueil : Groupe Systèmes Opto-électroniques - LEN7 École Doctorale : Génie Electrique, Electronique et Télécommunications Spécialité : Conception des Circuits Micro-Electroniques et Micro-Systèmes Titre de la thèse : Conception d'une chaîne de traitement analogique de signaux vidéo en technologie CMOS basse tension pour applications aux instruments d'observation de la Terre présentée le 25/09/2007 devant le jury composé de: M. : Philippe BENECH Président MM. : Jean-Baptiste BEGUERET Rapporteurs Andreas KAISER M. : Marc LESCURE Directeur de thèse MM. : Philippe AYZAC Examinateurs Jean-Yves SEYLER Thèse préparée au Laboratoire d'Électronique de l'E.N.S.E.E.I.H.T.

  • gabarit du palier vidéo

  • charge

  • sensibilité aux phénomènes d'injection de charges

  • bits sur la chaîne complète

  • technologie cmos

  • ccd signals

  • traitement de signaux ccd

  • tension pour applications aux instruments d'observation de la terre


Sujets

Informations

Publié par
Publié le 01 septembre 2007
Nombre de lectures 44
Langue Français
Poids de l'ouvrage 3 Mo

oN d’ordre: 2512
THÈSE
présentée
pour obtenir le titre de
Docteur de l’Institut National Polytechnique de Toulouse
par
Pierre LAQUERRE
Équipe d’accueil : Groupe Systèmes Opto-électroniques - LEN7
École Doctorale : Génie Electrique, Electronique et Télécommunications
Spécialité : Conception des Circuits Micro-Electroniques et Micro-Systèmes
Titre de la thèse :
Conception d’une chaîne de traitement analogique de signaux
vidéo en technologie CMOS basse tension pour applications aux
instruments d’observation de la Terre
présentée le 25/09/2007 devant le jury composé de:
M. : Philippe BENECH Président
MM. : Jean-Baptiste BEGUERET Rapporteurs
Andreas KAISER
M. : Marc LESCURE Directeur de thèse
MM. : Philippe AYZAC Examinateurs
Jean-Yves SEYLER
Thèse préparée au Laboratoire d’Électronique de l’E.N.S.E.E.I.H.T.i
Conception d’une chaîne de traitement analo-
gique de signaux vidéo en technologie CMOS
bassetensionpourapplicationsauxinstruments
d’observation de la Terre
Mots clefs
– Chaîne vidéo
– Capteurs CCD
– Circuits intégrés analogiques
– Double-échantillonnage corrélé
– Clamp
– Commutateurs analogiques
– Capacités commutées
Résumé
Cette thèse s’inscrit dans la problématique d’intégration de chaînes vidéo pour le trai-
tement de signaux issus de capteur CCD, dans le cadre des instruments d’observation de
la terre. L’accent est mis principalement sur le composant central de ces chaînes de traite-
ment, le double-échantillonneur corrélé. La solution générale retenue est l’intégration des
fonctions dans des circuits intégrés spécifiques (ASIC) analogiques dans des technologies
CMOS sub-microniques basse-tension.
Dans une première partie, les contraintes des capteurs CCDs sont présentées, tant au
niveau de la forme du signal que des différentes sources de bruit, conduisant à l’utilisation
du double-échantillonnage corrélé pour le traitement de ces signaux. S’en suit une com-
paraison des deux principales architectures pour cette fonction, la structure clamp et la
structure différentielle.
La préférence étant accordée à la structure clamp, son intégration en technologie
CMOS sub-micronique est étudiée. Sa sensibilité aux phénomènes d’injection de charges
générées par les commutateurs analogiques est démontrée. Pour palier à cette source d’er-
reur, une nouvelle architecture est proposée, qui réduit fortement les injections auxquelles
la structure est soumise.
Les performances de la nouvelle architecture sont principalement liées à celles de ses
amplificateurs opérationnels. Une étude compare donc les mérites de plusieurs architec-
turesd’amplificateursopérationnels,enparticulierl’amplificateuràdeuxétages,dontl’un
est cascodé, et l’amplificateur à un étage à cascode régulé. Le dispositif le mieux adapté
dans le cadre des chaînes vidéo est retenu. Nous nous attardons également sur le cas des
amplificateurs différentiels symétriques ainsi que sur les buffers réalisés à partir d’ampli-
ficateurs rebouclés, pour lesquels atteindre une grande précision se révèle un problème.
A partir de ces études, nous démontrons enfin la faisabilité de la chaîne vidéo à travers
la réalisation d’un ASIC de démonstration. Réalisé en technologie CMOS 0.35μm, avec
une alimentation en (0V,+3.3V), il est prévu pour le traitement de signaux CCD à 10
MHz avec une précision globale de 12 bits sur la chaîne complète.ii
Design of analog video processing chain in low-
voltageCMOStechnologyforapplicationtoearth
observation instruments
Keywords
– Video Chain
– CCD sensors
– Integrated Analog Circuits
– Correlated Double Sampling
– Clamp
– Switches
– Switched capacitors
Abstract
This thesis is about integration of CCD signals video processing chains for earth ob-
servation instruments. Its main focus is the central part of such chains, the correlated
double-sampler stage. The overall approach that has been selected is the integration of
the different functions into analog application-specific integrated circuits (ASIC) using
low-voltage submicronic CMOS technologies.
First,CCDsensorsspecificitiesarepresented,includingsignalshapeandnoisesources,
explaining why the correlated double-sampling technic is used to process these signals.
Then, a comparative study is conducted between the two most used architectures of this
function, the clamp and differential architectures.
The clamp architecture is preferred, therefore its integration in submicronic CMOS
technology is studied. The architecture’s sensibility toward charge injection, coming from
switches, is demonstrated. This leads to the proposition of a new architecture, much less
constrained by charge injections.
Performances of the new architecture are mainly dependant on those of the operatio-
nal amplifiers it is made of. Several operational amplifiers architectures are then studied,
including the two-stage cascoded architecture and the one-stage regulated cascode archi-
tecture, so as to determine which one is preferable for the video chain. Special interest is
shown for symmetric differential amplifiers as well as buffer stages made out of amplifiers,
for which obtaining high linearity is not as straightforward as one could think.
Basedonallthesestudies,demonstrationofthevideochainfeasibilityismadethrough
the creation of a demo ASIC. Designed in CMOS 0.35μm technology, with a 3.3V power
supply, it is capable of processing CCD signals at a 10MHz rate with on overall 12 bits
precision across the chain.iii
Remerciements
Je souhaite tout d’abord remercier mon directeur de thèse Marc LESCURE pour
m’avoir encadré pendant ses trois années et m’avoir permis de mener ses travaux à bon
port. En plus de ses nombreux conseils tant sur la partie technique que sur la forme que
doitprendreunethèse,ilasuinsistersurlespointsimportantstoutensachantreconnaître
les points qui me tenaient à coeur.
Je souhaite également remercier les doctorants et professeurs de l’ENSEEIHT que
j’ai pu côtoyer au cours de ces trois années pour avoir fait du laboratoire et de l’école
un environnement particulièrement agréable dans lequel travailler. Une mention spéciale
à mes prédécesseurs sur le sujet des chaînes vidéo, Denis STANDAROVSKI et Olivier
BERNAL, ainsi qu’à mon entraîneur sportif Laurent GATET, dit "coach lolo", qui a
partagé avec moi toutes les étapes de nos trois années de thèse.
Jetiensbienévidemmentàremercierlesdifférentsmembresdujurydebienavoirvoulu
juger ce travail : Jean-Baptiste BEGUERET et Andreas KAISER pour avoir accepté le
rôle de rapporteur, Philippe BENECH pour avoir présidé ce jury, Philippe AYZAC et
Jean-Yves SEYLER pour leur présence en tant qu’examinateur mais également pour les
conseils apportés tout au long de la thèse.
Enfin, je souhaite remercier chaleureusement ma famille et mes amis qui ont été un
soutien constant tout au long de mes études et méritent donc tous de se voir dédicacer ce
manuscrit.iv
Glossaire
Signal CCD
f Fréquence Pixelech
T Période Pixelpix
t Durée du palier de référenceref
t Durée du palier vidéovid
t Durée du pic de resetreset
δ Pourcentage de temps utilisableu
t Durée du palier de référence utilisableu−ref
t Durée du palier vidéo utilisableu−vid
ΔA Gabarit du palier de référenceref
ΔA Gabarit du palier vidéovid
|ΔV /Δt| Pente moyenne de référenceref
|ΔV /Δt| Pente moyenne vidéovid
|dV /dt| Ondulation résiduelle sur le palier de référenceref
|dV /dt| rési sur le palier vidéovid
V Signal vidéo utileu−signal
V Offset dû au courant d’obscuritéobs
V Niveau de resetreset
V Niveau du palier de référenceref
V Niveau du palier vidéovid
V Niveau du palier vidéo pour un pixel saturévidmin
ΔV Signal vidéo à la saturation (=V −V )vid ref vidmax min
V Tension d’offsetoff
Bruit dans les CCDs
σ Bruit photoniquephoton
N Nombre de photon collecté par un pixelphoton
N Taille du puits de collection d’un pixel, en électronse,sat
σ Bruit de reset, en Voltreset,V
σ Bruit de reset, en électronsreset,e
σ Bruit blanc, en voltwhite,V
σ Bruit de Grenaille du courant d’obscuritéshot,dark
N Nombre d’électrons généré par le courant d’obscuritée,dark
k Constante de BoltzmannB
T Température (Kelvin)
B Bande-passante équivalente de bruitv
Transistor MOS
2μ Mobilité des porteurs (cm /(V ·s))0
μ des électronsN
μ Mobilité des trousP
2C Capacité d’oxide de grille par unité de surface (fF/μm )ox
K =μ C Paramètre de transconductance0 ox
W Largeur du transistor
L Longueur du
V Tension grille-sourceGS
V Tension drain-sourceDS
V Tension de seuilth
V Tension de seuil à tension source-substrat nulleth0
ΔV =V −V Excès de tension grilleG GS th
g Transconductancem
g Impédance drain-source d’un MOSds
g Imp de sorties
R Résistance du canalON
C Capacité parasite grille-draingd
C Capacité parasite drain-bulkdb
C Capacité parasite grille-sourcegs
ψ Potentiel de jonction0
C Capacités parasites de la sourceps
C Capacités parasites du drainpd
C Capacité d’overlapovl
μ0 Wβ = Cox2 L
Convertisseur
ADC Analog-to-Digital Converter
CAN Convertisseur Analogique Numérique
DAC Digital-to-Analog Converter
CNA Convertisseur Numérique Analogique
LSB Least Significant Bit, bit de poids faible
Clamp
K Commutateur analogique xx
φ Phase d’un commutateur analogiquex
ε Erreur autorisée sur un étageprec
erf Fonction d’erreur de Gaussvi
Amplificateur opérationnel
A (p) Gain en tension différentiel en boucle ouverted
A =A (0) Gain de plateau différentiel en boucle ouverted0 d
A Gain en tensionv
a Gain en différentiel petit signald
a Gain en tension petit signalv
a Gain en de mode-communMC
τ Constante de temps
1f = Fréquence de coupurec 2πτ
P Produit gain-bande passanteGBP
R Résistance de compensationComp
C Capacité de compensationComp
C Capacité de chargeL
ε Erreur de gain dans la paire différentielle d’entréeTable des matières
Résumé i
Glossaire iv
Table des matières vii
Table des figures xi
Table des tableaux xvii
Introduction générale 1
1 Capteurs CCD et CCD processors 3
1 Principe de fonctionnement du détecteur CCD . . . . . . . . . . . . . . . . 3
2 Le signal CCD. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.1 Principe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.2 Grandeurs caractéristiques . . . . . . . . . . . . . . . . . . . . . . . 6
3 Architecture des "CCD processors" . . . . . . . . . . . . . . . . . . . . . . 8
3.1 Description générale . . . . . . . . . . . . . . . . . . . . . . . . . . 8
3.2 Le pré-amplificateur d’entrée . . . . . . . . . . . . . . . . . . . . . . 8
3.3 Le double-échantillonnage corrélé . . . . . . . . . . . . . . . . . . . 8
3.4 L’étage de sortie . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
3.5 Le convertisseur analogique-numérique (CAN) . . . . . . . . . . . . 10
3.6 La correction d’offset . . . . . . . . . . . . . . . . . . . . . . . . . . 10
4 Les CCDs processors commerciaux . . . . . . . . . . . . . . . . . . . . . . 10
4.1 Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
4.2 Performances . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2 Bruit dans les capteurs CCD et double-échantillonnage corrélé 15
1 Le bruit dans les capteurs CCD . . . . . . . . . . . . . . . . . . . . . . . . 15
1.1 Les bruits temporels . . . . . . . . . . . . . . . . . . . . . . . . . . 16
a) Bruit photonique . . . . . . . . . . . . . . . . . . . . . . . 16
b) Bruit de Grenaille de courant d’obscurité . . . . . . . . . . 16
c) Bruit de reset . . . . . . . . . . . . . . . . . . . . . . . . . 17
d) Bruit du suiveur de tension . . . . . . . . . . . . . . . . . 18
e) Cas du suiveur à charge active . . . . . . . . . . . . . . . 19
f) Bruit en 1/f . . . . . . . . . . . . . . . . . . . . . . . . . . 20
1.2 Bruits spatiaux . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
a) Non-uniformité du courant d’obscurité . . . . . . . . . . . 21
viiviii Table des matières
b) Non-uniformité de la réponse photo-sensitive . . . . . . . . 21
1.3 Evaluation des bruits dans un détecteur CCD . . . . . . . . . . . . 21
2 Réponse du double-échantillonnage corrélé aux différents bruits du CCD . 22
2.1 Réponse au bruit de reset et autres bruits basse-fréquence . . . . . 22
2.2 Réponse au bruit en 1/f . . . . . . . . . . . . . . . . . . . . . . . . 23
2.3 Réponse au bruit blanc . . . . . . . . . . . . . . . . . . . . . . . . . 23
3 Comparaison des méthodes de double-échantillonnage corrélé 25
1 Timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
2 Etude petit signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
2.1 Méthode Clamp . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
a) Modélisation du "switch" en régime ohmique . . . . . . . 27
b) Phase de référence . . . . . . . . . . . . . . . . . . . . . . 29
c) Phase Vidéo . . . . . . . . . . . . . . . . . . . . . . . . . . 32
d) Résumé . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
2.2 Méthode différentielle . . . . . . . . . . . . . . . . . . . . . . . . . . 33
a) Phase de référence . . . . . . . . . . . . . . . . . . . . . . 33
b) vidéo . . . . . . . . . . . . . . . . . . . . . . . . . . 33
c) Phase échantillonnage . . . . . . . . . . . . . . . . . . . . 34
d) Résumé . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
2.3 Comparaison des méthodes clamp et différentielle . . . . . . . . . . 35
3 Erreur de recopie des buffers . . . . . . . . . . . . . . . . . . . . . . . . . . 36
4 Calculs des spécifications fréquentielles . . . . . . . . . . . . . . . . . . . . 37
4.1 Méthode Clamp . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
4.2 Méthode différentielle . . . . . . . . . . . . . . . . . . . . . . . . . . 38
4.3 Comparaison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
5 Réalisation simplifiée . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
5.1 Blocs composants . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
a) Clamp et commutateurs . . . . . . . . . . . . . . . . . . . 39
b) Échantillonneurs-bloqueurs . . . . . . . . . . . . . . . . . 39
c) Amplificateur opérationnel . . . . . . . . . . . . . . . . . . 40
d) Circuit différentiel . . . . . . . . . . . . . . . . . . . . . . 41
5.2 Simulations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
a) Avec amplificateurs idéaux . . . . . . . . . . . . . . . . . . 42
b) Chaîne complète . . . . . . . . . . . . . . . . . . . . . . . 42
4 La structure Clamp 47
1 Les sources d’erreurs dans le circuit Clamp classique . . . . . . . . . . . . . 47
1.1 Le clock-feedthrough . . . . . . . . . . . . . . . . . . . . . . . . . . 48
1.2 L’injection de charges . . . . . . . . . . . . . . . . . . . . . . . . . . 48
1.3 L’erreur de pont diviseur capacitif . . . . . . . . . . . . . . . . . . . 48
2 Circuit Clamp amélioré . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
2.1 La phase de référence . . . . . . . . . . . . . . . . . . . . . . . . . . 51
2.2 La phase video . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
2.3 Les sources d’erreurs . . . . . . . . . . . . . . . . . . . . . . . . . . 52
a) Le clock-feedthrough . . . . . . . . . . . . . . . . . . . . . 52
b) L’injection de charge . . . . . . . . . . . . . . . . . . . . . 52
c) L’erreur de pont diviseur capacitif . . . . . . . . . . . . . 52
3 Le Clamp amélioré en version différentielle . . . . . . . . . . . . . . . . . . 53Table des matières ix
3.1 Structure de base . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
3.2 Clamp différentiel à plage améliorée . . . . . . . . . . . . . . . . . . 55
a) Circuit à décalage interne . . . . . . . . . . . . . . . . . . 55
b) Circuit à décalage externe . . . . . . . . . . . . . . . . . . 56
3.3 Clamp différentiel à entrée asymétrique . . . . . . . . . . . . . . . . 58
4 Le commutateur analogique et le circuit Clamp . . . . . . . . . . . . . . . 59
4.1 Modèle d’injection de charges . . . . . . . . . . . . . . . . . . . . . 59
4.2 Les "dummy switch" . . . . . . . . . . . . . . . . . . . . . . . . . . 62
4.3 Dimensionnement des commutateurs . . . . . . . . . . . . . . . . . 64
5 Les amplificateurs opérationnels pour la chaîne vidéo 67
1 Expression des besoins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
2 Structures d’amplificateurs opérationnels "à trois étages" . . . . . . . . . . 69
2.1 Trois étages réels . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
2.2 Deux étages dont un cascodé . . . . . . . . . . . . . . . . . . . . . . 71
a) Gain en tension . . . . . . . . . . . . . . . . . . . . . . . . 71
b) Réponse fréquentielle . . . . . . . . . . . . . . . . . . . . . 72
c) Optimisation du produit gain-bande passante . . . . . . . 76
d) Plage de fonctionnement . . . . . . . . . . . . . . . . . . . 79
2.3 Un étage à cascode régulé . . . . . . . . . . . . . . . . . . . . . . . 79
a) Principe . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
b) Résistance de sortie . . . . . . . . . . . . . . . . . . . . . 80
c) Transconductance . . . . . . . . . . . . . . . . . . . . . . 81
d) Gain en tension de plateau . . . . . . . . . . . . . . . . . 81
e) Résistance d’entrée du grille-commune . . . . . . . . . . . 81
f) Réponse fréquentielle . . . . . . . . . . . . . . . . . . . . . 82
g) Conditions de stabilité de l’amplificateur additionnel . . . 83
h) Réponse fréquentielle complète de l’amplificateur à cas-
code régulé . . . . . . . . . . . . . . . . . . . . . . . . . . 84
i) Influence du doublet . . . . . . . . . . . . . . . . . . . . . 85
j) Réalisation d’un amplificateur à cascode régulé . . . . . . 86
3 Comparaison entre les deux structures . . . . . . . . . . . . . . . . . . . . 87
4 Les amplificateurs opérationnels symétriques . . . . . . . . . . . . . . . . . 89
4.1 Principes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
4.2 La boucle de contrôle de mode-commun . . . . . . . . . . . . . . . 91
a) Boucle de contrôle de mode-commun à composants passifs 91
b) de contrôle de mode-commun à composants actifs . 92
5 Précisionetvariationsdegaindanslesamplificateursopérationnelsrebouclés 93
5.1 Origine des variations de gain . . . . . . . . . . . . . . . . . . . . . 93
5.2 Limitations de la linéarité des buffers . . . . . . . . . . . . . . . . . 95
a) Non-linéarité intrinsèque . . . . . . . . . . . . . . . . . . . 95
b) Dispersion des paramètres . . . . . . . . . . . . . . . . . . 95
5.3 Gérer les limitations . . . . . . . . . . . . . . . . . . . . . . . . . . 97
5.4 Le cas bipolaire (généralisation) . . . . . . . . . . . . . . . . . . . . 99