Analyse statistique des communications sur puce

Antoine Scherrer - Lip 5mm Seagreen2thèse Effectué Dans Compsys Sous La Direction De Tanguy Risset (Lip) Et Antoine Fraboulet (Citi) Co-Financé Par St Microelectronics

Description

Analyse statistique des communicationssur puceAntoine Scherrer - LIPThese e ectue dans COMPSYS sous la direction de Tanguy Risset (LIP)et Antoine Fraboulet (CITI)co- nance par ST Microelectronics29 septembre 200429 septembre 2004 Journee des doctorants du GDR ARPPlan de la presentationIntroductionGeneration de generateurs de tra cModelisation du tra cPerspectivesLaTeXWarning: Reference‘mysld@lastslide’onpage2unde nedA—1Introduction Generation de generateurs de tra c Modelisation du tra c Perspectives29 septembre 2004 Journee des doctorants du GDR ARPContexteNos travaux concernent les systemes sur puces (SoC) : Di erents compo-sants sur une mˆeme puce de siliciumμProc μProc DSP ASICInterconnect (Bus/Réseau)RAM RAM Reconfigurable Contraintes speciques (rapidite, surface, consommation) Complexite croissante (Loi de Moore) Contraintes de temps de conception tres fortes (Time To Market) ⇒ Reutilisation de composantsLaTeXWarning: Reference‘mysld@lastslide’onpage3unde nedA—1Introduction Generation de generateurs de tra c Modelisation du tra c Perspectives29 septembre 2004 Journee des doctorants du GDR ARPParadigmes de conception Flot de conception par ra nementComposant(Proc,RAM,...) Reutilisation de composants virtuels (IP) Description de composantsBrochage (VCI / OCP) Decouplage calculs/communications Wrapper ⇒ Interfaces standard (VCI, OCP, STBus) Brochage réseau Necessite d’une couche d’adaptation ...

Sujets

• réseau
• réseaux

Informations

• Publié par: Souk
• Nombre de lectures: 67
• Langue: Français

Extrait

Analyse statistique des communications sur puce

Antoine Scherrer - LIP

Th`eseeffectu´edansCOMPSYSsousladirectiondeTanguyRisset(LIP) et Antoine Fraboulet (CITI)

co-finan ´ ST Microelectronics ce par

29 septembre 2004

Mode´lisationdutrafic

Perspectives

Plandelapre´sentation

29 septembre 2004

Ge´n´erationdeg´en´erateursdetrafic

Introduction

Iudtctnoreuatders´eegern´tarednoiGnoi´ne´cPerspecondutrafie´ilasitrtfiaMcdo slmye‘ncrefeReg:ninraWXeTaL sevit —1

Journ´eedesdoctorantsduGDRARP

nedAndefige2unoapdi’etsls@dal

eferng:RarniTeXWaL

Journee des doctorants du GDR ARP ´

Introduction G´ene´rationdeg´ene´rateursdetraficMode´lisationdutraficPerspectives

29 septembre 2004

Contexte

• Contraintessp´ecifiques( rapidit´e,surface,consommation ) • Complexit´ecroissante(LoideMoore) • Contraintesdetempsdeconceptiontr`esfortes(TimeToMarket) • ⇒ R´eutilisationdecomposants

Nos travaux concernent les syste`messurpuces (SoC):Diffe´rentscompo- sants sur une meˆme puce de silicium

nfide—A1e3agdeundelinp’ol@dlstsaecnesym‘

arXWTeLaef:Rngni srePcfiarsevitcep de’otslie4unnpagecm‘renel@sasydl ´eentiradeoneng´nIdortitcu´GnoMod´elisationdute´aretrudstearcfi

29 septembre 2004

• Flot de conception par raffinement

• R´eutilisationdecomposantsvirtuels(IP) • Description de composants

• Decouplage calculs/communications ´ • ⇒ Interfaces standard (VCI, OCP, STBus)

1

Journe´edesdoctorantsduGDRARP

Paradigmes de conception

edA—defin

• Ne´cessite´d’unecouched’adaptation • Lien entre composant et interconnexion • Adaptation d’interfaces

aretrudsed´gnee´´erationtionG´enrtnIcudo

29 septembre 2004

Interconnexions sur puce Journe´edesdoctorantsduGDRARP

• LesinterconnexionsclassiquesdesSoC(Buspartage´)nesontplus suffisantes car elles ne sont pas scalables .

• Deve´ritables microre´seaux (NoC)sontdonc`al’´etudepourpalierles limitations des bus.

R´seau e

Bus

e5agdeunedfin1A—l@dlstsaedilpno’eferng:R‘mysence se aL tcvi raineTWX rautndiopersPeficoMcfiartetasile´d

docunIrttion´eraG´ention aL sevitc inraWXeT rautndiopersPeficcfioMtearsita´dleen´edeg´ursdrate

• ⇒ Mon travail en cours : Ge´n´tideg´en´erateurdetrafic `apartir era on de traces d’utilisation (en colaboration avec ST Microelectronics)

29 septembre 2004

Probl´ematique

Journe´edesdoctorantsduGDRARP

´ • Param´etrageetdimensionnementrapidedesreseauxsurpuces • tailles de buffer • e´coulementsdetrafic

• Acce´l´ererlessimulations

• Optimiser les interfaces entre les composants et l’interconnexion

• ⇒ Notre approche : Analyseretmod´eliserletraficsurlapuce afin d’apporterdese´le´mentsdere´ponse`acesproble`mes

e6agdeunedfin1A—dll@sastiledo’pnng:Reference‘mys

cfiePtuaroidnsita TeXW es La ctivrspeetare´ne´gednoiteld´Moficraetsdur nuednfideo’pnga7e

Introduction

Mod´elisationdutrafic

Perspectives

A—1

Journe´edesdoctorantsduGDRARP

Plandelapre´sentation

29 septembre 2004

Ge´nerationdeg´ene´rateursdetrafic ´

refeecneinraR:gntsasdeliys‘m@lld Intrdocuitno´Gnee´ar

sertcadnsentioObte RARPduGD92esrotcstnadee´odse4J00rnouempte2br noitasilPcfiartudtiecsper eXaT s L ve ni:gaWnrercneRefsld@e‘myslidlast tnIduroioct´enGern´taoidngee´´nretaeursdetraficMod´e

• Simulation de circuit dans SocLib • Descriptiondecomposantsaucyclepr`es • Moteur de simulation SystemC • Possibilite´d’inse´rerun espion aux interfaces pour enregistrer le trafic

• Emulation de circuit • Effectue´surdes armoires de FPGA • Le comportement du circuit est reproduit exactement • Enregistrement des variations de signaux aux interfaces (VCD)

Ad1—efine8undpagee’on

:Rngerefceenys‘maLWXeTinra

Compilation

29 septembre 2004

Journ´eedesdoctorantsduGDRARP

(1)

GT

de

Introduction

Ge´ne´rationde´´rateursdetrafic gene

Mod´elisationdutrafic

Perspectives

np’odelitsas@lld1—Adenfiednu9ega

noitrtudPIcfitanposrruedtciteicosn L Gv´ee e n X ´ a e T r r a n t W i a odngee´´nretauesrdetraficMod´elisa nu01egap—Adenfied

Introduction

Mode´lisationdutrafic

29 septembre 2004

Ge´ne´rationdeg´en´erateursdetrafic

Journ´eedesdoctorantsduGDRARP

Plandelapr´esentation

1

Perspectives

eRefni:g‘eymercnlastsld@e’onslid

´ernesed00e2ou4JudstARDGtcodnaroestpmerb92 aseedebd`el RP Mo 1—Adenfie

• Variablesdumode`le • Suite des tailles de transactions (en mots) : S t • Suitedestempsinter-arrive´es(encycles): T t

• Formalisation • S t et T t sontdesvariablesal´eatoires inde´pendantes • Ils forment des processus stationnaires (au sens large) ∙ Loi marginale (Distribution des valeurs) ∙ Autocovariance,densite´spectraledepuissance

• Point dur • De´terminerunmod`eledeprocessusparame´trique adapt´e aux traces de communications sur puce • Compromisentresimplicite´etfiabilite´dumod`ele

G´entionoducIntrnee´ed´gitnoe´arMoficraetsdurteraartudnoitasile´dctives La ficPerspe gnR:fereeTWXrain@lldtsasceenys‘m1egadnu1edilpno’