cours-sm10

Astauffe

Description

„„„Circuits logiques programmablesCircuit SPLDCircuit CPLDCircuit [e-mail] SPLDDéfinitionsProgrammable Logic Device (PLD):nom générique donné à l’ensemble des circuits monolithiques formés de cellules logiques (comportant des fusibles, des antifusibles ou de la mémoire) qui peuvent être programmés et parfois reprogrammés par l’utilisateurSimple Programmable Logic Device (SPLD):circuit programmable élémentaire appelé aussi GAL (Generic Array Logic) composé d’un bloc d’entrée, d’une matrice ET, d’une matrice OU et d’un bloc de sortie 1Circuit SPLDArchitectureImplémentation ET-OU-bascule D d’une cellule de base d’un circuit GALCircuit CPLDDéfinitionsComplex Programmable Logic Device (CPLD):circuit programmable hiérarchique regroupant un ensemble de circuits programmables élémentaires (SPLD) et un réseau d’interconnexion programmablechacun des blocs logiques élémentaires est équivalent à un circuit GAL et l’ensemble de ceux-ci est relié au bloc d’interconnexion PIA (Programmable Interconnect Array)2Circuit CPLDSchémablocGAL GALlogiqueblocPIAd'interconnexionGAL GALCircuit CPLDArchitecture3Logic Array Block45Circuit FPGADéfinitionsField Programmable Gate Array (FPGA):circuit programmable composé d’un réseau de blocs logiques, de cellules d’entrée-sortie et de ressources d’interconnexion totalement flexiblesce circuit, qui nécessite un outil de placement-routage, est caractérisé par son architecture ...

Sujets

• réseau
• réseaux

Informations

• Publié par: Mosur
• Nombre de lectures: 149
• Langue: Romanian

Extrait

Circuits logiques programmables

„ Circuit SPLD „ Circuit CPLD „ Circuit FPGA

[e-mail]

Circuit SPLD Définitions

Programmable Logic Device (PLD): nom générique donné à l’ensemble des circuits monolithiques formés de cellules logiques (comportant des fusibles, des antifusibles ou de la mémoire) qui peuvent être programmés et parfois reprogrammés par l’utilisateur

Simple Programmable Logic Device (SPLD): circuit programmable élémentaire appelé aussi GAL (Generic Array Logic) composé d’un bloc d’entrée, d’une matrice ET, d’une matrice OU et d’un bloc de sortie

1

Circuit SPLD Architecture

Implémentation ET-OU-bascule D d’une cellule de base d’un circuit GAL

Circuit CPLD Définitions

Complex Programmable Logic Device (CPLD): circuit programmable hiérarchique regroupant un ensemble de circuits programmables élémentaires (SPLD) et un réseau d’interconnexion programmable chacun des blocs logiques élémentaires est équivalent à un circuit GAL et l’ensemble de ceux-ci est relié au bloc d’interconnexion PIA (Programmable Interconnect Array)

2

bloc logique

GAL

GAL

Circuit CPLD Schéma

PIA

GAL

GAL

Circuit CPLD Architecture

bloc d'interconnexion

3

Logic

Array

Block

4

5

Circuit FPGA Définitions

Field Programmable Gate Array (FPGA): circuit programmable composé d’un réseau de blocs logiques, de cellules d’entrée-sortie et de ressources d’interconnexion totalement flexibles

ce circuit, qui nécessite un outil de placement-routage, est caractérisé par son architecture, sa technologie de programmation et les éléments de base de ses blocs logiques

bloc logique

cellule d'entrée-sortie

Circuit FPGA Schéma

ressources d'interconnexion

6

Circuit FPGA Architecture 2D

Circuit FPGA Architecture row-based

7

PLD

Circuit FPGA Architecture sea of gates

Circuit FPGA Technologie de programmation

à écriture

à écriture / effacable

volatile

antifusible

EPROM

EEPROM

SRAM

8

Circuit FPGA Technologie de programmation SRAM, EPROM ou EEPROM

Pass-Transistor

routing wire

MEM cell

routing wire

Circuit FPGA Technologie de programmation SRAM, EPROM ou EEPROM

Transmission Gate MEM cell

routing wire

routing wire

9

Circuit FPGA Technologie de programmation SRAM, EPROM ou EEPROM

Multiplexer MEM cell

routing wires

to logic cell input

Circuit FPGA Technologie de programmation antifusible (Actel)

PLICE Anti-Fuse

polysilicium oxide n+ di   e d l if e f ctr s i i c oxide u on silicon substrate

10

Circuit FPGA Technologie de programmation antifusible (QuickLogic)

ViaLink Anti-Fuse

metal 2 oxideamorphous siliconoxide metal 1 oxide

Circuit FPGA Technologie de programmation antifusible (Xilinx)

MicroVia Anti-Fuse

metal 3 oxideamorphous siliconoxide metal 2 oxide

11