Plan de cours

Abdelhakim Khouas

Description

4Test de systèmes électroniquesCours ELE6306Abdelhakim KhouasDépartement de génie électrique École Polytechnique de MontréalCourriel : [e-mail] WEB : www.cours.polymtl.ca/ele6306Consultation : Lundi 10h-12h et sur RDVLocal : M-5416 pavillon LassondePlan du coursModèle de Circuit Circuit (réel)Fautes(modèle)ATPGÉquipement de +DFTtest ATESimulationNonQualité ? OuiCoût ?Circuits Défect. Circuits bonsGénération des tests Application des testsELE6306 – Plan de cours © A. Khouas1¾)¾¾ª¾¾ªªPlan du coursChap. 1 : IntroductionLe test dans le flow de conceptionButs et objectifs des tests et diagnosticsDifférents testsTest fonctionnelTest de caractérisationTest structurelÉconomie des testsCouverture des fautesELE6306 – Plan de cours © A. Khouas2¾)¾¾¾¾Plan du cours (suite) Chap. 2 : Testeurs et test industrielPlan de testTest de continuitéTest de caractérisationPrécision des mesuresAnalyse des donnéesELE6306 – Plan de cours © A. Khouas3ª)ª¾¾¾Plan du cours (suite)Chap. 3 : Modélisation des défauts physiquesSources des défauts physiquesModèles de fautes Circuits numériquesCircuits analogiquesAnalyse inductive des fautes (IFA)ELE6306 – Plan de cours © A. Khouas4¾ª¾¾)ªª¾Plan du cours (suite)Chap. 4 : Simulation de fautesC’est quoi la simulation de fautes ?Simulation logiqueDifférentes méthodes de simulation de fautes Simulation parallèleSimulation déductiveSimulation ...

Informations

• Publié par: Veam
• Nombre de lectures: 398
• Langue: Français

Extrait

Test de systèmes électroniques

Cours ELE6306

Abdelhakim Khouas

Département de génie électrique

École Polytechnique de Montréal

Courriel :kaohau@scapolymtl.

4Site WEB :60oc.w.sruww/eca63lelypol.mt

Consultation : Lundi 10h-12h et sur RDV

Local : M-5416 pavillon Lassonde

Qualité ? Coût ?

Non

Application des tests

Circuits Défect. Circuits bons

Plan du cours

Génération des tests

Équipement de test ATE

Circuit (réel)

DFT

Circuit (modèle)

ATPG + Simulation

Modèle de Fautes

Oui

nalP 60ruoc ed 63LE 1 E Khos©A.uas

LEE6306 Plan 

Plan du cours

)Chap. 1 : Introduction

de cou

¾ Le test dans le flow de conception ¾ et objectifs des tests et diagnosticsButs ¾ Différents tests ª Test fonctionnel ª Test de caractérisation ª Test structurel ¾ Économie des tests ¾ Couverture des fautes

sr 2 ©A. Khouas

LE6E036 Plan de

Plan du cours (suite)

)Chap. 2 : Testeurs et test industriel

 ocru ¾

Plan de test ¾ Test de continuité ¾ Test de caractérisation ¾ Précision des mesures ¾ Analyse des données

s 3 ©.AK houas

LE6E03

Plan du cours (suite)

)Chap. 3 : Modélisation des défauts physiques

 6Pl

¾ Sources des défauts physiques ¾ Modèles de fautes ª Circuits numériques ª Circuits analogiques ¾ Analyse inductive des fautes (IFA)

an de cours 4 ©.A Khouas

ELE6306 

Plan du cours (suite)

)Chap. 4 : Simulation de fautes

lPnad 

¾ Cest quoi la simulation de fautes ? ¾ Simulation logique ¾ Différentes méthodes de simulation de fautes ª Simulation parallèle ª Simulation déductive ª Simulation concurrente ¾ Analyse statique des fautes

 eocrus 5 ©.A Khouas

LEE

Plan du cours (suite)

)Chap. 5 : Génération automatique des vecteurs de

360

tests

 6

¾ Méthode de générations des vecteurs de tests ª Activation ou sensibilisation des fautes ª Propagation ¾ Algorithmes de génération ª Algorithme D ª Algorithme PODEM ª Algorithme FAN ¾ Complexité des algorithmes de génération

Plan de ocurs 6 ©.AK houas

EL

Plan du cours (suite)

)Chap. 6 : Chemin de test « Scan-Path » pour les circuits séquentielles

E6306

¾ Caractéristiques des circuits séquentielles ¾ Conception en vue du test : chemin de test « Scan-Path » ª Scan partiel ª Scan complet ¾ Avantages et inconvénients du chemin de test

 Plan de cours 7 ©.A Khouas

ELE6

Plan du cours (suite)

)Chap. 7 : Test intégré : BIST « Built In-Self Test »

036 

¾ Cest quoi le BIST ? ¾ Avantages et inconvénients du BIST ¾ Génération des vecteurs de test ¾ Analyse des réponses du circuit sous test

Plan de cours 8 ©A. Khouas

ELE6306 

Plan du cours (suite)

)Chap. 8 : Conception en vue du test : JTAG

lPa

« Boundary-Scan »

n 

¾ Cest quoi le Boundary-Scan ¾ Avantages du Boundary-Scan ¾ Architecture du Boundary-Scan ª TAP contrôleur ª Cellules Boundary-Scan

ed ocurs 9 ©A. Khouas

LEE

Plan du cours (suite)

)Génération aléatoire des vecteurs de testChap. 9 :

6306 

¾ Avantages et inconvénients de la génération aléatoire ¾ Génération des tests exhaustifs ¾ Propriétés des vecteurs de tests aléatoires ¾ Calculs des probabilités des signaux ¾ Algorithmes de compactage des vecteurs de test

lPan de ocrus 10 ©.AK ohaus